基于ADS8568的八路數據采集系統設計*

郝曉明，李　杰，2*，黃玉崗（.中北大學電子測試技術國防科技重點實驗室，太原03005；2.中北大學儀器科學與動態測試教育部重點實驗室，太原03005）

?

基于ADS8568的八路數據采集系統設計*

郝曉明1，李杰1，2*，黃玉崗1
（1.中北大學電子測試技術國防科技重點實驗室，太原030051；2.中北大學儀器科學與動態測試教育部重點實驗室，太原030051）

摘要：為了提高某慣性測量單元的精度，需對其輸出信號進行大量采集以建立誤差模型。該慣性測量單元不僅包含6路慣性傳感器信號（3路陀螺和3路加速度計），還包括兩路溫度傳感器輸出以提供溫度補償，所以設計了基于ADS8568的八路數據采集系統。該系統采用AD芯片ADS8568，實現8路模擬信號的同步采集；以FPGA為主控芯片，控制信號的采集存儲；以8G bit FLASH為存儲芯片，實現大容量數據的實時存儲。經實驗驗證，該采集系統可以正確采集傳感器輸出數據，采集到的數據正確有效，可用于誤差建模的分析，具有一定的工程實用價值。

關鍵詞：慣性導航；數據采集；ADS8568；FPGA

微慣性測量單元（MIMU），具有體積小，質量輕，可靠性高，價格低等優點，在軍工，航天，民用等領域具有越來越廣泛的應用［1-3］。微慣性測量單元包括微機械陀螺儀和微加速度計。其中微機械陀螺儀的零位和標度因數易受溫度影響［4-5］，為了減小測量誤差，提高系統測量精度，一般會采用兩種方法［6］：第一，提高微慣性儀表的精度，第二，對測量單元進行測試，利用軟件進行誤差補償［7］。由于慣性儀表的精度提高需要許多新技術的發展，所以對測量單元進行測試，建立誤差模型，利用軟件進行補償就成為主要提高精度的方法。

某微慣性測量單元為了提高測量精度，需對它所輸出的8路傳感器數據（包括3路陀螺數據，3路加速度計數據，兩路溫度傳感器數據）進行同步采集和存儲，以便對數據進行分析處理，建立誤差模型，進行溫度誤差補償。故設計了基于ADS8568的數據采集系統。

1　總體設計

本設計是基于ADS8568的8路數據采集系統。系統總體包括電源模塊，信號調理模塊，AD采集模塊，FPGA控制模塊，FLASH存儲模塊。以FPGA為控制芯片，ADS8568為AD轉換芯片，實現傳感器數據的同步實時采集存儲。系統總體設計圖如圖1所示。

圖1　系統總體設計圖

本系統主要設計思想為傳感器輸出數據經調理模塊調理后，FPGA模塊控制AD采集模塊對數據進行采集，AD轉換，轉換的數字量傳輸到FPGA中進行編幀和緩存，然后存入到FLASH模塊中。

2　硬件設計

本系統硬件方面主要分為電源模塊，信號調理模塊，AD采集模塊，FPGA控制模塊和FLASH存儲模塊。同時本系統屬于數模混合電路，其中模擬部分包括電源模塊，調理模塊和AD采集模塊中8路模擬輸入部分。其它為數字部分。在進行硬件設計時，模擬部分和數字部分做分離處理。

2.1電源模塊

電源模塊主要為各個模塊供電，保證各個模塊的正常工作。根據各個模塊的工作電壓，選擇合適的電源芯片。供電電壓為7.4 V，ADS8568需要±5 V供電，FPGA需要3.3 V，2.5 V供電，故電源芯片選擇REG104-5將供電電壓7.4 V轉換為5 V電壓，MAX8882將5 V電壓轉換為3.3 V和2.5 V電壓，雙極性電源芯片TPS65130轉換出±5 V電壓。

由于本系統是數模混合電路，為了減少數字部分對模擬部分的影響，整個系統需要將模擬部分和數字部分分離，數字地和模擬地也分離，然后通過一個0 Ω電阻將數字地和模擬地連接。

2.2調理模塊

在電路系統中，根據系統對信號的要求，對信號做適當的處理，這就是信號調理模塊的作用。如對輸入的模擬信號進行放大、濾波，通過隔離電路則可將電路的前級與后級的地線相互隔離。本設計中信號調理電路的主要功能是對信號進行增強驅動能力。

為了提高電源利用率，采用TI公司的OPA4340，是一款高輸入阻抗、高增益帶寬（2.2 MHz）、低噪聲（9 nV/Hz）的Rail To Rail的高性能運放。由于模擬信號的輸出范圍在0~5 V之內，符合A/D輸入的電壓范圍，所以運放采用了電壓跟隨方式，即電壓放大倍數為AUP=1。

2.3AD采集模塊

AD采集模塊（圖2），就是將外界傳感器信號的模擬信息，轉換為可以被計算機存儲和處理的數字信息的過程［8］。

圖2　AD采集模塊

AD模塊采用ADS8568作為AD轉換芯片。ADS8568是TI公司生產的16位AD轉換芯片，含有8個低功耗，真正具有兩極輸入的逐次逼近模數轉換器。可處理振幅高達±12 V的模擬輸入信號。能夠支持最大采樣頻率為510 kHz，可以工作在軟件和硬件兩種模式，數據可以進行串行輸出或并行輸出［9］。

在AD采集電路設計中，需要對芯片關鍵的引腳進行配置。設計中，由于工作模式中軟件模式需要配置狀態寄存器，程序復雜，故HW/SW接地，A/D工作在硬件模式，通過外部引腳的設置進行器件的配置；為了充分發揮FPGA處理并行數據高速低延時的特性，故PAR/SER接低電平，控制A/D接口模式，使芯片工作在并行接口模式下，轉換數據的16 Bit被并行讀出；由于傳感器輸入在0~5 V之間，REFEN/WR接高電平，使能內部參考電壓，默認為2.5 V；在硬件模式下RANGE/XCLK為模擬電壓輸入選擇引腳，高電平時模擬端輸入電壓范圍為±2 VREF，其中VREF為參考電壓；CONVST_A/B/C/D為通道A/B/C/D轉換開始信號，此信號的上升沿開始轉換輸入的模擬信號；BUSY/INT為轉換完成信號。

2.4FPGA模塊

整個系統的核心部分是FPGA控制模塊，整個系統的控制，數據的傳輸，緩存，寫入以及命令的發送都由FPGA模塊控制［10］。AD芯片，FLASH芯片所有的控制管腳都與FPGA相連，從硬件上保證FPGA作為控制核心［11］。

FPGA模塊包括時鐘部分，FPGA控制芯片XC2S30和其配置芯片XCF01S及其外圍電路。時鐘部分采用20M的晶振提供主時鐘；考慮到設計簡便，FPGA配置模式為主串模式。由于FPGA可以重復配置，在軟件調試階段具有很大的靈活性，大大縮短了設計周期。

2.5FLASH存儲模塊

FLASH存儲模塊選取三星公司芯片K9K8G08U0M，此款芯片屬于NAND結構的FLASH，數據在掉電后不會丟失，并且數據在10年內不會丟失，芯片可以實現100 K次的寫/擦出操作。芯片具有編程簡單，容量大，功耗低，可靠性高等特點。芯片的I/O口即可以作為數據的輸入輸出端，也可以作為命令的輸入端，還可以作為地址輸入端。芯片上的寫控制器能自動控制所有寫和擦除操作，包括提供必要的重復脈沖、內部確認和數據空間［12］。

本模塊使用兩個二極管進行供電管理。如圖3所示：寫入數據時系統供電模塊F3.3 V提供3.3 V電壓，經過二極管RB1給FLASH供電R3.3 V，此時讀取模塊供電S3.3 V供電電壓為0，二極管RB2反向截止，防止讀取模塊工作讀取數據；讀取數據時由讀取模塊S3.3 V供電3.3 V，經過二極管RB2正向導通給FLASH供電R3.3 V，此時系統電源模塊供電F3.3 V供電電壓為0，二極管RB1反向截止，防止系統工作寫入數據。

圖3　FLASH存儲模塊

3　軟件設計

系統軟件部分主要為編寫FPGA控制程序。如圖4所示。主要分為AD采集控制模塊，FIFO緩存模塊，FLASH存儲控制模塊。

圖4　軟件總體設計

3.1AD采集控制模塊

AD采集模塊時序圖如圖5所示。ADS8568的轉換由CONVST信號控制，4個CONVST信號控制8個通道同步采樣。FPGA控制轉換信號CONVST，當CONVST上升沿時，內部采樣保持放大器對輸入信號進行同步采樣，轉換開始，BUSY引腳跳變為高電平。所有通道的轉換時間最大值均為1.7 μs．轉換結束后，BUSY變為低電平。此時，FPGA控制片選CS選中AD芯片，每次RD信號變低時讀取一個通道的16位數據。讀取8次后，就將數據通過并行口從數據寄存器讀取到FPGA中，FPGA對數據進行編幀，送入FIFO中緩存。

圖5　AD采集模塊時序圖

3.2數據緩存模塊

為了保證數據的完整性，減小在完成AD轉換后數據丟失的可能性，故設計數據緩存模塊FIFO來緩存AD轉換后得到的數據。本設計使用FPGA內置的1K×8Bit的RAM用于數據緩存。

FIFO即先進先出，當寫使能置低時，在寫時鐘的上升沿將數據寫入FIFO；當讀使能置低時，在讀時鐘的上升沿將數據讀出。

由于FIFO中沒有地址指針，可在讀、寫過程中用相應的狀態標志位來置位以指示FIFO的狀態，通過計算數據寫入和讀出的計數，來判斷FIFO中的數據量：當FIFO中有數據時，數據一直從FIFO中讀出，寫入FLASH；當FIFO中數據量為零時，停止向FLASH中寫入數據。

3.3FLASH存儲模塊

FPGA控制FLASH寫入數據。具體FLASH寫入流程如圖6所示。

圖6　FLASH寫入流程

每一幀數據開始寫入，先由打開命令鎖存命令CLE，寫入命令字80 h，關閉命令鎖存命令CLE；然后打開地址鎖存命令ALE，寫入行列地址，關閉地址鎖存命令ALE；判斷FIFO中是否有數據，若有則將FIFO中編好的數據幀寫入FLASH當前地址中，若FIFO中沒有數據，則等待；寫入后，通過地址鎖存命令的打開和關閉寫入命令字10 h表示寫入完成。

4　上位機設計

將采集到的數據存儲到FLASH中后，還需要對數據進行讀取分離來還原采集到的數據。上位機通信與數據讀取在文獻［13］中有詳細說明，本設計只說明需要用到的8路數據分離。

將數據讀取到上位機后，需根據FPGA中的編幀，進行數據處理，還原出傳感器輸出的數據。ADS8568以二進制補碼的形式輸出16位字。正的滿量程輸出為7FFFh，負的滿量程輸出為8 000 h，超出滿量程的信號將仍然用滿量程顯示。故分離程序中數據分離按表1計算分離數據。

表1　數據分離方法

5　實驗

本設計電路進行了實物焊接與調試，實物圖如圖7所示。

圖7　實物圖

用本系統以5000 sps的采樣率采集某慣性組合傳感器（三路陀螺，三路加速度計，兩路溫度傳感器），采集完成后用上位機軟件進行讀取分離，用MATLAB畫出采集數值。經檢驗，采集到的數據無錯幀丟幀現象，分離后的數據正確，有效。如圖8所示，顯示分離出的兩路溫度傳感器輸出。

圖8　溫度傳感器輸出

6　結束語

本文設計了一種基于ADS8568的八路數據采集系統。該系統以FPGA為主控芯片，充分實現FPGA的高速數據處理能力；ADS8568為AD轉換芯片，進行八路傳感器信號采集，實現數據的同步采集，轉換。8G Bit FLASH芯片為存儲芯片，實現大容量數據的存儲。實踐表明，該系統實時性強，采集數據正確，有效，能夠滿足一般的工程性應用。

參考文獻：

［1］李杰，洪惠惠，張文棟. MEMS微慣性測量組合標定技術研究［J］．傳感技術學報，2008，21（7）:1169-1173.

［2］岳鵬，史震，王劍，等.基于MEMS加速度計的無陀螺慣導系統［J］．中國慣性技術學報，2011，19（2）:152-156.

［3］游俠飛，吳昌聚，鄭陽明，等.基于有限元法的MEMS加速度計熱應力分析［J］.傳感技術學報，2012，25（2）:193-197.

［4］叢飛宇.高精度多通道模擬量輸入/輸出系統［D］.南京：南京航空航天大學，2012.

［5］李玉峰，韓曉紅，劉洋，等.基于FPGA的高速數據采集系統的實現與性能分析［J］.電子器件，2012，35（6）:709-712.

［6］朱加義.微慣性測量單元標定與溫度補償技術研究［D］.哈爾濱：哈爾濱工程大學，2012.

［7］鄭長勇，陳軍寧.一種新型MEMS加速度計溫度補償方法研究［J］.傳感技術學報，2015，28（1）:39-42.

［8］禹應時.基于FPGA的高速數據采集系統設計［D］.碩士學位論文，北京:北京理工大學，2011.

［9］ADS8568. Datasheet［EB/OL］. http://www.ti.com.cn/product/cn/ ads8568.

［10］吳峰，王向軍，湯其劍.基于數字調節方法的MEMS陀螺零位補償技術研究［J］.傳感技術學報，2012，25（12）:1717-1721

［11］張松，李杰，趙詣，等.半捷聯MEMS慣性測量裝置數據硬回收系統設計［J］.傳感技術學報，2013，26（9）:1219-1223.

［12］趙詣，李杰，劉喆，等.旋轉彈用MEMS慣性測量組合數據硬回收系統設計［J］.傳感技術學報，2012，25（9）:1251-1256.

［13］柯艷，李杰，孔祥雷，等.基于USB2.0的多路數據采集系統上位機軟件設計［J］.測試技術學報，2010，24（4）：351-356.

郝曉明（1988-），男，河北邢臺人，現中北大學在讀碩士研究生，主要從事微系統集成、慣性測量方向的研究，15035142604@ 163.com；

李杰（1976-），男，教授，博士生導師。現在中北大學電子測試技術國家重點實驗室工作，目前的主要研究方向為微系統集成理論與技術、慣性感知與控制技術、組合導航理論、計算幾何及智能信息處理等，Lijie@nuc.edu cn。

收稿日期：2015-07-26修改日期：2015-10-22

中圖分類號：TN108.7

文獻標識碼：A

文章編號：1004-1699（2016）01-0150-05

項目來源：武器裝備探索研究項目（7131017）