基于FPGA的GLONASS中頻信號模擬器設計

陳鵬飛,孫克文,楊東凱

(1.合肥工業大學計算機與信息學院,安徽 合肥 230009；

2.北京航空航天大學 電子信息工程學院,北京 100191)

基于FPGA的GLONASS中頻信號模擬器設計

陳鵬飛1,孫克文1,楊東凱2

(1.合肥工業大學計算機與信息學院,安徽 合肥 230009；

2.北京航空航天大學 電子信息工程學院,北京 100191)

摘要：為了模擬生成衛星導航信號,為衛星導航接收機的研發、測試提供仿真環境,提出了一種基于FPGA的格洛納斯(GLONASS)中頻信號模擬器設計方法,簡要介紹了GLONASS衛星導航系統和信號體制,通過軟硬件結合的方法進行了GLONASS中頻信號模擬器的總體設計方案以及中頻處理單元主要接口電路的介紹。經仿真與驗證,該設計方法能產生精確的GLONASS中頻信號。

關鍵詞：格洛納斯;中頻;設計;驗證

doi:10.13442/j.gnss.1008-9268.2015.02.018

中圖分類號：TN967.1

文獻標志碼：： A

文章編號：： 1008-9268(2015)02-0081-07

收稿日期：2015-01-09

作者簡介

Abstract:In order to generate satellite navigation signal and provide a simulation environment for the development and test of navigation receiver, which proposes a design method of GLONASS IF Signal Simulator Based on FPGA. A brief introduction of GLONASS satellite navigation system and signal system, carried out the overall design of GLONASS IF(Intermediate Frequency) signal simulator by the combination of software and hardware methods, as well as introduction of main interface circuit of the IF(Intermediate Frequency) processing unit. Through the simulation and verification, this design method can generate accurate GLONASS IF(Intermediate Frequency) signal.

0 引言

全球衛星導航系統(GNSS)的應用越來越廣泛,幾乎涉及到各行各業和生活中的各個領域[1]。導航信號模擬器可以精確模擬產生高動態GPS、GLONASS、GALILEO和BeiDou衛星導航信號,對于GNSS接收機的研發起著關鍵作用,為其提供仿真環境,可以對其各方面性能進行評估,驗證它的捕獲、跟蹤以及定位[2]。本文所研究的模擬器是在國家高技術研究發展計劃的支持下研發和設計,有著重大實踐意義[3-5]。

隨著俄羅斯對GLONASS衛星導航系統的現代化改造與升級,GLONASS成了與GPS完全獨立的一套衛星導航系統,它采用頻分多址(FDMA)系統,GPS采用碼分多址(CMMA)系統[6]。GLONASS衛星導航系統相對于GPS導航系統在高緯度具有更好的定位結果,可以與GPS導航系統聯合使用,提升全球衛星導航系統的性能。所以對于GLONASS模擬器的研究具有非常重大的意義[7-9]。本文簡要介紹了GLONASS衛星導航系統和其信號體制,通過軟件與硬件結合的方法進行了GLONASS模擬器的總體方案設計。提出了一種基于FPGA的GLONASS中頻信號設計方案,重點研究了GLONASS中頻信號的設計方法,并且對GLONASS模擬器中頻信號、射頻信號給出仿真和驗證結果。

1GLONASS系統與信號體制

GLONASS系統是由俄羅斯研發的全球衛星導航系統,它包括三大部分分別為空間段、地面段和用戶段?？臻g段包含由21顆工作衛星與3顆備用衛星構成的衛星星座。地面段主要作用是利用監測數據對系統的整體控制和維護。用戶段作用則是進行GLONASS導航信號的捕獲跟蹤與解算定位。

GLONASS信號結構由三個部分構成,載波、偽隨機測距碼和導航電文。有L1與L2兩個頻段信號,文中主要以GLONASS L1頻段的信號為研究對象。與GPS系統相比,GLONASS系統采用頻分多址(FDMA)復用技術即不同的衛星使用不同的頻率播發衛星導航信號,而所有的衛星使用相同的CA碼,信號可靠性更好[10]。GLONASS的頻率規劃如下:

fK1=f01+KΔf1，

(1)

fK2=f02+KΔf2，

(2)

資助項目： 國家高技術研究發展計劃(863)(批準號:2011AA120501)

聯系人： 陳鵬飛E-mail:pengfei_hfut@163.com

式中,K為GLONASS衛星發送信號的頻道號,在L1和L2子帶內分別對應為

f01=1602MHz，Δf1=562.5kHz,

f02=1246MHz，Δf2=437.5kHz.

由以上的頻率規劃,給不同頻道號的衛星載波劃分不同的頻率。對于GLONASSL1信號的偽隨機碼又稱測距碼,采用的是一個9級移位寄存器來產生。其生成多項式為式(3)所示:

g(x)=1+x3+x5.

(3)

導航電文是衛星信號中描述衛星運行狀態的參數,是定位和導航的基礎數據,也叫數據碼,是以數據幀的格式傳輸的[11]。

2GLONASS中頻信號生成總體方案設計

GLONASS模擬器系統主要包括上位機數仿軟件單元、中頻處理單元和射頻調制單元三個部分。上位機數仿軟件單元用于人機交互界面和基帶數據生成,根據其定義的試驗環境、衛星系統及載體狀態信息,模擬生成相應系統相應衛星的導航電文和衛星觀測數據。中頻處理單元是用于產生GLONASS模擬器中頻信號,它對于整個模擬器的研發來說非常重要,是硬件實現的核心部分,其中中頻信號的產生是由基于FPGA-DSP設計的電路產生。中頻處理單元通過PCIE接口讀取從上位機單元傳輸到NI機箱的的導航電文和衛星觀測等數據,通過內部的數字信號合成模塊生成相應的數字中頻信號,并經過DAC模塊生成模擬中頻信號。射頻調制單元將模擬中頻信號上變頻到相應衛星實際發射導航信號的射頻頻點上,再通過天線或電纜輸出。所設計的GLONASS模擬器中頻處理單元總體設計框圖如圖1所示。

圖1　GLONASS模擬器中頻處理單元總體設計

中頻電路總體設計主要包括FPGA模塊,DSP模塊,電源模塊,SRAM模塊、DAC模塊五大部分。

FPGA模塊是中頻處理單元的核心,功能包括控制通過PCIE總線與上位機進行高速數據傳輸、與DSP間的數據通信(EMIF總線)、數字中頻信號合成(包括時基電路、碼NCO、載波NCO、擴頻碼發生器、導航電文FIFO、擴頻調制、數字合路等)、DAC控制等。DSP模塊將上位機數仿軟件單元實時計算出的各衛星觀測數據及導航電文數據從緩存區(SRAM)讀出并解算,解算完成之后重新放入緩沖區中,并完成數據傳送、流量控制、各衛星通道的參數控制、狀態檢測和反饋等工作,同時DSP模塊還通過I2C總線控制射頻調制單元的射頻信號功率。DAC模塊功能是上變頻與將數字中頻信號轉換成模擬中頻信號。FPGA模塊通過讀取緩沖區中DSP解算完成后的數據,實現相應衛星導航信號的中頻數字信號合成,經DAC模塊上變頻并轉換成相應的模擬中頻信號輸出。以便向射頻調制單元提供合適的模擬中頻驅動信號。電源模塊與SRAM模塊為中頻處理單元提供了電壓電流與存儲空間,是中頻處理單元必不可少的一部分。

這種結構能夠非常好的符合本設計平臺的各項要求,同時具有通用性,可以通過改變加載在中頻處理單元的FPGA和DSP中的程序從而改變中頻處理單元的功能。具有非常好的靈活性和可重構特性。

短程硝化反硝化生物脫氮影響因素與實現途徑……………………………………李 娜，胡筱敏，李國德，等（1.7）

GLONASS模擬器中頻信號生成是基于FPGA完成的,主要包括碼控制字寄存器模塊、碼NCO模塊、載波NCO模塊、導航電文模塊、擴頻調制模塊、BPSK調制模塊。FPGA從SRAM中取出相應的信號控制字,并加載給各控制字寄存器,并產生相應的偽隨機碼(CA碼)、載波、導航電文。偽隨機碼和導航電文進行擴頻調制再與載波進行BPSK載波調制,并將多路信號進行合成調制到中頻輸出,生成方案如圖2所示。

圖2　GLONASS中頻信號生成

3GLONASS模擬器中頻處理單元主要原理圖設計

原理圖設計使用Cadence公司的OrCAD Capture軟件工具,采用層級結構和模塊化設計思想。原理圖的設計將整個電路的功能劃分為五大模塊,分別為FPGA模塊、DSP模塊、DAC模塊、電源模塊、SRAM模塊。FPGA是中頻硬件電路的核心控制芯片,在硬件上,FPGA連接著DSP、SRAM、DAC及NI機箱插槽的PCIE接口等外設。此外,還有一些自身的配置電路如時鐘電路、FLASH配置和JTAG接口等。本文主要介紹FPGA與DSP、DAC、SRAM的主要接口電路原理圖。

FPGA選用的是XILINX公司的Virtex-6系列的XC6VLX240T-1156,芯片封裝管腳數為1 156,其主頻約為700 M,37 680個Slice,約15 Mb的Block RAM,768個DSP48E,資源相對比較豐富。其內部的I/O BANK的分布如圖3所示。

圖3　XC6VLX240T-1156的I/O BANK分布[12]

3.1　FPGA與DSP接口電路

本設計中,FPGA與DSP通過EMIF接口進行連接,(將FPGA外擴為一個32 bit數據寬度的異步SRAM)。EMIF接口,稱為外部存儲器接口。FPGA的I/O BANK25,BANK26和BANK36管腳接的是DSP EMIF接口的數據線DSP_ED_L1～ DSP_ED_L31、地址線DSP_EA_L2～DSP_EA_L21和控制線DSP_CE_L0～DSP_CE_L3,如圖4所示.

3.2　FPGA與DAC接口電路

DAC模塊實現的功能包括數字中頻信號到模擬中頻信號的轉換以及實現上變頻到中頻信號的頻率,并送入到射頻信號產生處理單元,生成GLONASS相應頻點的衛星導航信號。這一功能的實現采用Analog Device公司生產的AD9779A芯片來實現。

FPGA可通過串行外設接口(SPI)總線對AD9779A的內部寄存器進行配置或讀取,SPI由4根線組成,分別是:串行時鐘(SCLK)、片選信號(CSB)、串行數據輸入(SDI)、串行數據輸出(SDO)。FPGA與DAC模塊的接口原理圖設計如圖5所示。

3.3　FPGA與SRAM接口電路

SRAM有兩組,每組SRAM由兩片尋址位數為20 bit,數據寬度為16 bit的SRAM組成,地址線和控制線共用,從而每組SRAM的容量為4 MB,數據寬度為32 bit.SRAM的數據、地址和控制總線均與FPGA的I/O管腳相連,DSP的EMIF總線和PCIE總線的數據、地址和控制總線也與FPGA的I/O管腳相連,這樣可通過FPGA內部的狀態機控制,實現不同時段PCIE、DSP和FPGA對SRAM的訪問;而且為了保證FPGA能夠實時和連續傳送數字中頻數據給DAC模塊,FPGA需要連續不斷的讀取SRAM中衛星信號狀態控制字,從而采取兩組SRAM進行“乒乓式存儲”。即兩組SRAM每隔1 s切換一次實現乒乓式存儲上位機傳送的數據包,在第1 s,上位機通過PXIE接口寫入數據寫到第一組SRAM,完畢后DSP開始讀取第一組SRAM中衛星觀測數據,進行各通道衛星狀態控制字計算,并將控制字存儲到第一組SRAM中相應位置,同時FPGA讀取第二組SRAM中的衛星信號狀態控制字;在第2 s,上位機發送的數據被寫入第二組SRAM,DSP讀寫第二組SRAM存儲器,FPGA讀取第二組存儲器中第1 s計算出的信號狀態控制字,以此類推[13-14]。兩組SRAM即4個 2 MB的SRAM與FPGA的I/O BANK12,13,14,15,16和BANK23管腳相接,接口圖如圖6所示。

圖4　FPGA與DSP接口電路

圖5　FPGA與DAC接口電路

圖6　FPGA與SRAM接口電路

4系統功能驗證

本文著重研究GLONASS模擬器中頻信號設計,從基帶導航電文經過擴頻調制、載波調制、多通道數字合路、數字正交上變頻、D/A轉換到模擬中頻信號產生的硬件實現過程,這是整個GLONASS中頻信號模擬器硬件信號產生的核心環節。中頻信號模塊是上位機數仿軟件、射頻模塊的橋梁,可從以下兩個方面進行驗證。

2) GLONASS模擬器驗證,即對模擬器輸出的射頻信號進行測試。這部分的測試必須與高性能GLONASS接收機進行連接。本設計采用NovAtel公司研制的NovAtel接收機以及清華大學研制的GNSS軟件接收機進行驗證。通過對模擬器射頻信號的捕獲、跟蹤結果分析可以判斷模擬器中頻信號的可靠性,根據信號定位結果可以判斷整個系統的準確性。

4.1　FPGA仿真功能測試

使用Modelsim進行仿真驗證功能實現。DDS模塊對于GLONASS模擬器中頻信號的生成非常重要,它負責產生載波調制所需的波形,而載波調制需要平滑的正余弦波形。如圖7所示是載波DDS模塊的仿真圖,可以明顯的看到DDS模塊產生了平滑的正弦波和余弦波,滿足載波調制的需求。

圖7　DDS模塊仿真圖

中頻擴頻調制的驗證可以使用安捷倫示波器觀察導航電文與偽碼的模二和。將程序下載到中頻信號處理單元的FPGA與DSP中,可將上位機仿真軟件產生的觀測數據和導航電文傳輸給中頻電路產生中頻信號。運行之后,使用安捷倫示波器觀察的波形如圖8所示。圖8中最上面的波形為原始偽隨機碼波形,最下面的波形為導航電文,中間的波形為導航電文與原始偽隨機碼進行異或之后的結果即中頻擴頻調制結果。

程序加載后還可以通過頻譜分析儀觀看中頻信號的頻譜,中頻信號的頻譜如圖9所示。由于GLONASS導航信號采用的頻分多址即不同的衛星對應的頻率不同,從頻譜上可以看到多顆可見星的頻譜,與實際情況一致。

圖8　導航電文與偽碼的擴頻調制

圖9　GLONASS中頻信號BPSK頻譜圖

4.2　GLONASS模擬器接收機驗證

GLONASS中頻信號經射頻單元調制成射頻信號,可用GLONASS接收機對射頻信號進行驗證。采用NovAtel公司研制的NovAtel接收機與清華大學研制的GNSS軟件接收機分別進行信號的接收處理并給出定位結果,定位結果如圖10和圖11所示。

圖10　NovAtel接收機定位顯示

模擬預設緯度39.9、經度116.3、高度0,仿真時間從21/07/2014,04:30:00開始,載體運動狀態為靜止狀態。圖11中CCBF表示信號能夠正確的捕獲、跟蹤。PRN號表示被捕獲的可見星星號。

從圖10與圖11的定位結果可以看出,兩種接收機的定位結果幾乎一致,并且與預設的緯度、經度、高度值相差很小。說明本設計的模擬器產生的信號能進行準確定位即GLONASS模擬器射頻信號是基本上可靠的、準確的,從而反映GLONASS中頻信號是可靠的、準確的。但是根據定位顯示的結果與預設的值對比,可知本設計存在細微精度誤差,對其原因可能是由于上位機數仿軟件計算衛星位置、偽距或多普勒產生的誤差,也可能是由于GLONASS采用頻分多址(FDMA)造成系統內干擾,可能使相鄰頻道之間存在著頻譜干擾。在今后的研究中,會針對可能造成系統產生誤差的原因,進一步進行優化系統設計。

5結束語

本文在GLONASS模擬器設計架構的基礎上,提出了一種基于FPGA的GLONASS中頻信號模擬器設計方案。通過軟件與硬件平臺的結合,完成GLONASS中頻信號模擬器的設計,并采用Agilent示波器、頻譜分析儀、NovAtel接收機以及清華大學研制的GNSS軟件接收機對其可靠性、正確性進行了驗證。驗證結果表明該方案設計的中頻信號、射頻信號是可靠的、準確的,可用于GLONASS接收機研發階段的調試和驗證。

參考文獻

[1] 王瑾, 盧曉春, 趙航, 等. GNSS空間信號質量評估系統接收通道性能測試[J]. 時間頻率學報, 2012, 35(4): 235-243.

[2] 冀臻, 孫運強, 姚愛琴. GNSS衛星信號模擬器碼和載波NCO研究與實現[J]. 電子測試, 2010, 11: 24-28.

[3] 候博,劉光斌.基于PXI的射頻測試平臺的多模衛星信號模擬器[J]. 西安電子科技大學學報, 2013, 40(1): 183-188.

[4] 李秋實, 姚錚, 陸明泉. 改進的軟件GNSS中頻信號模擬器設計[J]. 計算機仿真, 2013, 30(1): 120-123.

[5] LI Dong, YUE Fengying, SUN Lisen,etal. Study on GNSS satellite signal simulator [J].Journal of Measurement Science and Instrumentation, 2013, 4(4): 349-352.

[6] 劉麗麗， 王可東. 衛星信號模擬器研究現狀及發展趨勢[J]. 全球定位系統, 2010,35(3): 58-62.

[7] 鄧洪亮, 王帥, 孫希延,等. GLONASS衛星信號模擬器設計與實現[J]. 桂林電子科技大學學報, 2013, 33(3): 200-204.

[8] 王文軍, 吳新峰, 袁大克,等. GLONASS最新進展及其定位應用研究[J]. 遙測遙控, 2013, 34(6): 1-6.

[9] 雒喜平, 向才炳, 邊少鋒. GLONASS進展及定位性能研究[J]. 測繪通報, 2012, 20(1): 1-2.

[10]SJ/T 11418-2010, GLONASS ICD[S].中國電子技術標準化研究所，2011.

[11]謝鋼.全球導航衛星系統原理GPS、格洛納斯和伽利略系統[M]. 北京:電子工業出版社, 2013:164-186.

[12]XILINX Company. Virtex-6 FPGA packaging and pinout specifications [EB/OL]. http://www. xilinx.com.

[13]胡洪濤. 多體制GNSS信號模擬器中頻信號源硬件設計與實現[D]. 北京: 北京航空航天大學, 2013.

[14]胡洪濤, 張波, 楊東凱,等. 基于FPGA的伽利略E5頻段擴頻碼仿真及生成[J].計算機測量與控制,2013,21(10):2829-2831

[15]冀臻. GNSS衛星信號模擬器研究與實現[D].太原：中北大學, 2011.

陳鵬飛(1989-),男,碩士生,主要從事衛星導航、衛星導航信號抗干擾方向的研究。

孫克文(1979-),男,教授,碩士生導師,主要從事衛星導航、衛星導航信號抗干擾方向的研究。

楊東凱(1972-),男,工學博士,教授,主要從事衛星導航、GNSS-R遙感技術方向的研究。

GLONASS IF Signal Simulator Design Based on FPGA

CHEN Pengfei1,SUN Kewen1,YANG Dongkai2

(1.SchoolofComputerandInformation,HeFeiUniversityofTechnology,Hefei230009,China;

2.SchoolofElectronicInformationEngineering,BeihangUniversity,Beijing100191,China)

Key words: GLONASS; intermediate frequency; design; verification