倒計數器測頻電路的設計與實現

杜曉宇，徐聯祥，2，石 雄

（1.武漢輕工大學 電氣與電子工程學院，湖北 武漢 430023；2.鹽城工學院 江蘇省新型環保重點實驗室，江蘇 鹽城224000）

倒計數器測頻電路的設計與實現

杜曉宇1，徐聯祥1，2，石 雄1

（1.武漢輕工大學 電氣與電子工程學院，湖北 武漢 430023；2.鹽城工學院 江蘇省新型環保重點實驗室，江蘇 鹽城224000）

將雷達發射脈沖信號下變頻并整形形成中頻TTL(晶體管-晶體管邏輯電路)方波信號，根據倒計數器測頻的原理，選擇二進制同步計數器74LS161三片級聯后對該信號進行計數，取信號的300個脈沖形成計數區間，在此區間內用三片級聯的74F161對100 MHz的標準方波進行計數，隨后將計數結果送入單片機，由單片機計算出當前的中頻頻率，在控制DDS本振頻率合成器對本振輸出進行調整，保證中頻信號頻率穩定在規定范圍內，由此構成數字式的雷達自動頻率控制系統。

倒計數法；頻率測量；同步計數器；單穩態觸發器

TTL集成電路是國內外生產時間最長、產量最大的一種集成電路，其固有的結構特點、優良的電性能、自身不斷地結構改進及性能提升使“古老”的TTL集成電路幾經變遷卻依然能夠維持其盛況不衰[1]。

TTL集成電路具有高的可靠性、寬的工作速度范圍、較低的功耗和良好的抗干擾能力，本文應用TTL系列集成電路結合51單片機[2]設計實現了基于倒計數器[3]的頻率測量電路，輔以DDS(直接數字頻率合成器)[4]構成雷達自動頻率控制系統[5]，已經成功應用于國產某型警戒雷達。

1 倒計數器頻率測量及其組成的雷達自動頻率控制系統

雷達發射機強大的射頻輸出功率對雷達的AFC（自動頻率控制）系統的干擾是AFC系統電路設計時必須重視的問題。考慮到TTL集成電路的噪聲容限大、且IC中的晶體管工作于飽和區，電路工作穩定，另外TTL集成電路的輸入、輸出阻抗都比較低，不易受周圍雜散電磁場的干擾[1]，所以在某型雷達的AFC系統設計中選用了TTL集成電路實現倒計數器頻率測量，圖1是系統的組成框圖。

根據倒計數器頻率測量的原理[3]和直接數字頻率合成器的工作模式，系統選擇ATMEL的51系列單片機作為控制核心，TTL集成電路完成計數、緩存、時序控制功能；由AD831將雷達發射機耦合來的發射脈沖和本振混頻后取下變頻，再通過MAX961對30 MHz左右的中頻信號整形得到中頻方波信號；時間基準選用100 MHz、正弦波輸出的恒溫晶體振蕩器，頻率穩定度達到5X10-9，經AD96685將100 MHz時鐘信號的整形為ECL電平的方波再經MC10H125電平轉換器轉換成TTL電平的方波，一路直接作為計數基準，另一路經F161分頻為25 MHz后作為DDS芯片的時鐘信號。

圖1 雷達自動頻率控制系統框圖Fig.1 Block diagram of radar automatic frequency control system

2 倒計數器頻率測量電路的設計與實現

1)74F161 同步計數器的級聯

161 是TTL系列電路中典型的4位二進制同步計數器，內部采用4個主-從J-K觸發器作為記憶單元，可以多片級聯構成多位計數器[1]。

在倒計數法測頻電路中需要兩個計數器，一個對被測脈沖信號計數，到規定的計數值即停止，形成一個時間長短未知但是脈沖個數已知的計數區間，在該區間內另一個計數器對已知的標準脈沖進行計數，根據計數結果即能計算出計數區間的時間長短，進一步求出未知信號的頻率。

某型雷達發射脈沖持續時間僅13 μs，考慮到發射機振蕩起始和結束時存在短時間的振蕩不穩定，在發射脈沖持續時間內取中間的10 μs作為測量區間，對于雷達穩定工作時變頻后的30 MHz第一中頻脈沖信號而言正好是300個脈沖形成計數區間，所以需要3片161級聯計數構成圖1中的計數器T，同時該電路必須選用片間快速進位的快速計數級聯電路[1]，如圖2所示。

圖2 計數器T及其鎖存電路Fig.2 Circuit of counter T and its latch

將圖2中的計數器級聯電路用于計數器T0時，計數時鐘高達100 MHz，必須使用F系列的高速TTL芯片，即使如此，還是發現計數器出現時序競爭，導致計數不穩，經過仔細分析其電路連接和時序，對級聯電路中的進位信號與第二片、第三片161的控制端的連接進行了更改，保證了100 MHz時鐘條件下的穩定工作，圖3是計數器T0實際使用的電路。

圖3 計數器T0及其鎖存電路Fig.3 Circuit of counter T0 and its latch

計數器T、T0雖然選用不同工作速度的161同步計數器，且級聯電路有所改動，但其控制信號相同，有開、關、清零等操作，其中計數器的開、關由時序控制電路產生的控制信號控制，清零信號由CPU根據工作循環進程在適當的時候發出。

TTL系列的161計數器有兩個控制端CEP和CET，只有當兩個控制端同時為高電平時計數器工作，因此可以通過時序設計使用兩個不同信號接到兩個控制端，一個信號的上升沿控制開啟，另一個信號的下降沿控制關閉。需要注意的是，從邏輯上看來個控制端功能一樣，但是芯片內部的電路是有區別的，一般情況下建議使用CET作關閉信號，CEP作開啟信號[1]。

2)時序控制

雷達的觸發脈沖來自雷達的定時器，與單片機的晶振不相關，無法保持同步，所以倒計數器頻率測量的時序控制全部用TTL電路實現并與雷達的觸發脈沖保持嚴格的同步。圖4是部分控制時序電路圖，圖5是控制時序圖。

圖5 控制時序圖Fig.5 Diagram of sequence control

同型號的每一部雷達由于調制器和振蕩器電路的細微差別會導致觸發脈沖和發射脈沖之間的延時不同，因此由雷達的觸發脈沖觸發74LS221構成的單穩態觸發器U23B（1號74LS221）對工作時序進行延時，對某一部雷達而言該延時一旦調整好一般不會再有變化，也可以通過適當延長延時時間切去振蕩起始時的一段不穩定脈沖，但時間也不亦太長，要保證計數器的計數時間不少于10 μs。

U21A（2號74LS221）的單穩態觸發器在U21B輸出的下降沿觸發，并延時形成15 μs寬的脈沖，該脈沖一方面通過U22A的與門打開中頻方波脈沖將其送至計數器T的時鐘引腳；另一方面送至CPU的P1.2引腳，CPU通過檢測P1.2引腳的電平變化判斷是否完成了一個雷達重復周期的測量過程；同時該信號還觸發U21B（3號74LS221）的單穩態觸發器形成一個寬度12 μs的脈沖用于打開計數器T的控制端CEP。

定時器T的另一控制端CET由四輸入與非門的輸出控制。單片機在復位后及每個重復周期中讀取計數器數據后會對計數器清零，清零后計數器T的輸出端將全部為零，即四輸入與非門的輸入端全為零，將使其輸出為高電平，也就是計數器T的CET端為高電平，計數器T已經準備好，待CEP端變高電平即開始計數。

計數器T在其兩個控制端均為高電平時開始對下變頻后的方波中頻信號計數，計到第8個脈沖時，計數器T的TD3引腳跳變為高電平，觸發4號74LS221輸出寬度為12微秒的高電平，此高電平打開計數器T0；計數器T計到第308個脈沖時，四輸入與非門的4個輸入端均為高電平，其輸出變低電平，立即關閉了計數器T和T0。

為防止雷達發射機工作不穩時中頻方波脈沖數量達不到308個而造成計數器T無法計數、四輸入與非門無法產生低電平輸出關閉T和T0，T和T0的CEP端均由74LS221定時12 μs，滿12 μs將強制關閉計數器，保證整個工作時序能夠周而復始地循環進行。

計數的結果分別通過4個鎖存器鎖存，鎖存信號由計滿308個脈沖的正常關閉信號和定時12 μs的強制關閉信號通過觸發74LS221產生，先到者為準。4個鎖存器通過單片機的數據總線將結果送入單片機，單片機通過地址總線上的3-8譯碼器為每個鎖存器指定一個地址，依次分別讀入計數結果。

3 單片機程序設計

雷達發射機的發射頻率通常可以在一定范圍內調整，其本機振蕩器的輸出頻率也相應地有一個調整范圍。單片機在上電復位以后首先對各計數器清零，再控制DDS在本振工作頻率范圍輸出最低工作頻率，等待雷達觸發脈沖到來后通過倒計數測頻電路進行一次測量，讀入計數器計數結果后，判斷中頻信號頻率是否為30 MHz。不是則在當前DDS輸出頻率值上增加一個步進值重復上述過程；是則維持該本振頻率不變并繼續在每個雷達脈沖重復周期進行測量，并根據測量結果適時調整本振頻率。

單片機主要完成讀取計數結果、計算發射頻率并控制DDS頻率合成器的輸出頻率和計數器復位的工作，測頻電路的時序控制由雷達的觸發脈沖同步，各計數器的啟動、停止由單穩態觸發器的輸出脈沖寬度協調控制。單片機程序框圖如圖6所示。

圖6 單片機的程序框圖Fig.6 Block diagram of CPU program

4 結束語

倒計數測頻電路中的計數器T對頻率（周期）未知的脈沖序列進行計數，取其中300個脈沖的持續時間作為計數器T0的計數區間，此區間內計數器T0對100 MHz的時間基準脈沖進行計數。對某型雷達的穩定工作時30 MHz的第一中頻而言，T0的計數結果應該為1 000個100 MHz脈沖，對應的計數區間為10 μs。當T0計數結果增加（或減少）一個脈沖時，意味著計數區間增加（或減少）10 ns，而這一變化是未知頻率的中頻信號的300個周期累加的變化，也就是中頻信號的平均周期增加 （或減少）1/30 ns，對應的頻率變化約30 kHz，此即為該測頻電路的頻率分辨能力，相對于雷達接收機約幾百千赫茲的帶寬而言，足夠保證第一中頻信號得到最有效的放大。

該倒計數器測頻電路發揮了TTL集成電路的優點，用極低的成本實現了強電磁干擾下穩定的頻率測量，達到了預期效果，對某型雷達戰術技術指標的提升起到了良好作用。

[1]趙保經.中國集成電路大全TTL集成電路[M].北京：國防工業出版，1985.

[2]郭天祥.51單片機C語言教程—入門、提高、開發、拓展全攻略[M].北京：電子工業出版社，2010.

[3]曲衛振.時間頻率的高精度測量方法[M].北京：系統工程與電子技術.1998.

[4]CMOS 300 MSPS Quadrature Complete-DDS AD9854.[R].Analog Device Inc.,2002

[5]丁鷺飛，耿富錄.雷達原理[M].西安：西安電子科技大學出版社，2011.

[6]秦實宏.單片機原理與應用技術[M].北京：中國水利水電出版社，2005.

Design and implementation of frequency measuring circuit based on countdown counter

DU Xiao-yu1，XU Lian-xiang1,2，SHI Xiong1
（1.School of Electrical and Electronic Engineering，Wuhan Polytechnic University，Wuhan 430023，China；2.Key Laboratory for Advanced Technology in Environmental Protection of Jiangsu Province，Yancheng Institute of Technology，Yancheng 224000，China）

After down-conversion and shaping,the transmission pulse signal of radar turns to intermediate frequency TTL (Transistor-Transistor-Logic)square signal.This signal,on the basis of the frequency measuring principle of countdown counter,is counted by three pieces cascading of binary synchronous counter 74LS161.Three hundred pulses of the signal are chosen to form the counting section,in which the 100MHz standard square wave is counted by 74F161 with three pieces cascading.Then the result is loaded into MCU.The MCU works out current IF-RE and controls the DDS local frequency synthesizer to adjust the local output,in order that the frequency of IF signal is stabilized in the specified scope.The digital automatic frequency control system of radar is constituted.

countdown method；frequency measuring；synchronous counter；monostable trigger

TN952

A

1674－6236（2015）10-0109-05

2014-08-10 稿件編號：201408042

杜曉宇(1995—)，女，湖北襄陽人。研究方向：電子信息。