基于CMOS工藝的加速度計制備

曹延磊　丁蘭

摘 要：傳統的體硅方式加工的微加速度計具有體積大，成本高，不易與處理電路單片集成的缺點。而采用CMOS工藝方式加工的微加速度計具有體積小，成本低，噪聲小，易與處理電路單片集成，更符合當今智能手機和可穿戴設備的需求。針對集成加速度計行評述，敘述電容式加速度計檢測原理，并提出一種基于CMOS工藝的一種制備加速度計的加工方式。

關鍵詞：加速度計 MEMS POST CMOS

中圖分類號：U666.1 文獻標識碼：A 文章編號：1674-098X（2015）09（c）-0054-03

IT業的未來主要集中在可穿戴設備、車聯網、智能家居、云計算這幾方面。最幾年，隨著智能手機與可穿戴設備的興起，加速度計的應用領域從最初的汽車工業和航空已經拓展到消費電子領域。可以預見集成慣性傳感器未來會深入到到人類生活各個方面。而低生產成本、單片集成、低功耗和高信噪比的加速度計仍是最近的研究熱點[3]。

1 集成MEMS加速度計

起初利用傳統的微機械加工方法制造加速度計。用這種方法制造的速度計質量雖然大，但是體積也大，應用場合受到很大限制。后來人們利用MEMS技術制造的加速度計克服了上述缺點。硅微加速度計可以利用可以用表面犧牲層技術制造，也可以利用體硅技術制造。利用體硅技術制造的加速度計精度較高，質量塊大，但由于加工技術與IC工藝較難兼容，必須外加檢測電路，因此成本較高，而采用表面犧牲層加工工藝的硅微加速度計則客服了上述缺點[1]。

卡內基梅倫大學（Carnegie Mellon）研發出一種利用CMOS中的的絕緣層和金屬層來做MEMS微結構的工藝。研究者利用0.35μm CMOS工藝中的Top-Metal做掩模，并用深反應離子刻蝕SiO2形成微結構側壁，然后對硅襯底進行各向異性的深刻蝕，最終再對硅襯底進行各向同性的濕法刻蝕釋放出微結構。

值得一提的是，美新半導體（MEMSIC）公司，商品化了熱加速度計。MEMSIC公司的加速度計完全沒有采用傳統意義上的質量塊，其通過檢測密封在封裝體中的熱圖氣體對加速度實現檢測。當無加速度時氣團的溫度成對稱分布，因此兩側的溫度相同，當有加速度時，熱氣團的溫度不再呈對稱分布，因此兩側的溫度會有差值，這個差值反映了外界加速度的大小，從而實現加速度的檢測。

2 加速度計工作原理及集成加速度計制備方法

2.1 加速度計工作原理

加速度計可以由二階質量塊、彈簧和阻尼系統來描述，其控制方程為：

（1）

其中，m為懸浮質量塊質量，b為阻尼系數，k為彈性常數。

2.2 電容式加速度計檢測原理

大多數CMOS MEMS單片集成加速度計采用電容檢測方法，相比其他檢測方式，電容檢測時傳感單元功耗極其低，同時可以得到最高位移分辨率。側壁電容結構通常為梳齒狀結構。這樣在給定的版圖面積上，采用這種布局可以增大感測電容值。

在電容式加速度計中，為了提高加速度計的靈敏度，可以采用全差分的電容橋的檢測方式，其檢測機理如圖1所示。當可動質量塊改變引起4個電容值同步改變時，器件的靈敏度最大。全差分結構可以有效的增加傳感器的共模抑制比和電源抑制比。全差分電容橋輸入端加入一個對稱經過處理電路調制的AC信號Vm。這個調制信號可以是正弦信號或方波信號。當4個電容同步變化時，MEMS加速度計的感應電極會向電路提供一個差分的輸出信號。

以下用表示質量塊沒有位移時與電容極板間距，用c質量塊的位移來對全差分電容結構進行討論。

全差分電容橋輸出端的感測電壓為：

（2）

全差分電容橋輸出端的感測電壓為：

（3）

全差分電容橋輸出端的總差分感測電壓為：

（4）

電容橋的輸出在后續的檢測電路中，會被放大。當信號帶寬遠遠低于加速度計的諧振頻率時，檢測質量塊和外部加速度近似成正比，為加速度計的直流機械靈敏度。

（5）

因此這種結構輸出的靈敏度為：

（6）

假設在質量塊沒有產生位移時，當質量塊有x位移時：

（7）

（8）

C1、C2帶入輸出電壓方程（4）

（9）

C1、C2帶入靈敏度方程（6）

（10）

由（10）可知，電容傳感器的靈敏度與感測輸入電壓成正比，與和成反比。在加速度計設計過程中這一結論很重要，為了獲得更高的靈敏度可以提高或者降低和。、和是定值，因此輸出電壓與外界加速度成線性關系。但是在整個系統中，從電容檢測端看入，除了檢測電容外，還有寄生電容。因此檢測電壓與加速度不會簡單的只是線性關系。增加了加速度計結構設計難度。

2.3 集成制備工藝

目前，CMOS MEMS已經成為MEMS加工制作的主流技術。微機械結構的加工和CMOS工藝集成可以采用不同的方法來實現。微機械結構的加工可以在插入標準CMOS工藝流程之前（前CMOS）、嵌入在標準CMOS工藝之中（內CMOS）、插入在完成CMOS工藝之后（后CMOS）進行[3-4]。

Post CMOS微機械加工方法是與CMOS foundry關聯最小的集成CMOS微機械加工方法。原則上，常規的CMOS工藝流程可以在任何一家CMOS foundry完成，完成CMOS工藝流程后，Post CMOS微機械加工流程可以在特定的MEMS工廠完成。為確保制造的靈活性必須嚴格控制對鋁金屬化之后的標準CMOS芯片的所有熱處理加工溫度。CMOS之后的處理溫度最高不能超過450℃，因此不能進行LPCVD淀積多晶硅和隨后的高溫退火。Post CMOS工藝流程中常見的是刻蝕工藝釋放微結構，在微結構刻蝕/釋放工藝加工時，CMOS電路可能需要特殊保護[3-4]。

CMOS工藝中主要堆疊的材料有，單晶硅襯底，多晶硅層（Poly）、金屬層（Al）、氧化層（Fox，氧化柵極和USG介電層），鎢通孔等。由圖2可知，頂層金屬（M5）的頂部到FOX的距離8.07μm。這樣的SiO2厚度足可以做薄膜加速度計的質量塊。

具體工藝步驟如下：

（1）將CMOS工藝線上回來的器件投入硫酸（H2SO4）雙氧水（H2O2）的溶液中。加熱溶液到90℃。

（2）對反應液的溫度進行實時監測。隨著反應的進行雙氧水濃度下降，刻蝕速率變慢，需要再次在溶液中添加少量雙氧水維持反應速率。

（3）重復（2）中添加雙氧水，直到金屬刻蝕完成。

（4）刻蝕完成后需要防止粘附。用純水中將硫酸溶液稀釋置換出來。再用異丙醇溶液將純水置換。然后放到加熱器中將異丙醇蒸發干凈。到此金屬犧牲層刻蝕完成。

（5）金屬犧牲步驟完成后，需要對懸浮結構中的鈍化保護層去除。去除鈍化層的方法采用反應離子刻蝕（RIE）去除，從去除覆蓋微結構處的PASS，頂層金屬裸露出來。此步驟工藝完成后如圖2示意圖所示。有圖3可知：進行完RIE后，MEMS微結構仍未懸浮，必須進行（6）步驟的硅襯底刻蝕才能完成釋放。

（6）接下來采用反應離子刻蝕（RIE）對襯底進行刻蝕釋放結構。采用刻蝕劑為XeF2，由于對襯底的刻蝕為各向同性刻蝕因此在進行布局設計時要主要MEMS微結構與CMOS電路間的間隔。襯底刻蝕完成后微結構釋放懸浮起來，如圖4所示。

3 結語

該文對集成加速度計進行評述，敘述電容檢測方式的加速度計原理。CMOS工藝本身形成的金屬-氧化對疊層，這些對疊層可以方便的設計出MEMS器件的懸浮結構。本論文以5層金屬的CMOS工藝為基礎，選擇Post CMOS工藝中犧牲金屬和正面刻蝕襯底的組合工藝制作出加速度計的懸浮結構。POST CMOS工藝的加工方式因與具體的CMOS Foundry無關，對于制造能力有限的MEMS公司，Post CMOS工藝受到很多MEMS公司的青睞。

參考文獻

[1] 張興，黃如，劉曉彥.微電子學概論[M].3版.北京：北京大學出版社，2010.

[2] Chang Liu.微機電系統基礎原書[M].2版.黃慶安，譯.北京：機械工業出版社，2013.

[3] O.Brand.CMOS MEMS技術與應用[M].黃慶安，譯.南京：東南大學出版社，2007.

[4] Mohamed.微機電系統應用[M].張海霞，譯.北京：機械工業出版社，2009.

[5] M.-H.Tsai，Y.-C.Liu，W.Fang.A Three-Axis CMOS-MEMS Accelerometer Structure With Vertically Integrated Fully Differential Sensing Electrodes[J].Journal of Microelectromechanical Systems，2012，21（6）：1329-1337.