深空接收機同步算法設計及實現

居行波王成華朱秋明崔銳陳學強

（1南京航空航天大學雷達成像與微波光子技術教育部重點實驗室，南京 210016）

（2南京航空航天大學電子信息工程學院，南京 210016）

深空接收機同步算法設計及實現

居行波1，2王成華1，2朱秋明1，2崔銳1，2陳學強1，2

（1南京航空航天大學雷達成像與微波光子技術教育部重點實驗室，南京 210016）

（2南京航空航天大學電子信息工程學院，南京 210016）

針對深空通信鏈路信號衰減大、傳輸時延長并存在大多普勒頻移的特點，提出了一種基于CCSDS協議標準接收信號的同步算法，采用Costas反饋環進行載波同步，利用早遲門恢復定時時鐘，通過相關性檢測幀頭解決相位模糊問題，最后對相位誤差進行估計并補償。在此基礎上，設計并實現了適合于現場可編程門陣列（FPGA）定點運算特點的同步簡化等效電路。基于Xilinx FPGA平臺的實測結果表明，文章同步算法的硬件電路實現簡單，在15 dB信噪比的高斯白噪聲情況下能較好地實現時間、頻率的跟蹤與鎖定，可為未來深空接收機的優化設計提供有益參考。

深空通信；科斯塔斯環；早遲門；相位補償；現場可編程門陣列

1 引言

隨著深空探測地位的日益突出，世界上越來越多的國家加入了深空探測的行列。空間數據系統咨詢委員會（Consultative Committee for Space Data Systems，CCSDS）為了提高深空資源的利用率，加強國際間的合作，提出了針對深空環境的空間鏈路協議也稱CCSDS標準。該標準主要對航天器之間以及航天器與地面站之間的通信方式進行了規范，有效地促進了空間通信網絡的全球化與立體化［1-3］。

近年來隨著軟件無線電應用的深入，深空接收機進入中頻數字階段，依據欠采樣數字技術的中頻與低中頻數字系統，在應用中占據主導地位。其中，美國國家航空航天局（NASA）第三代深空接收機——先進深空應答機（Advanced Deep Space Transponder，ADST）采用中頻欠采樣數字化技術，在Ka頻段四相相移鍵控（QPSK）調制方式下滿足高速率的傳輸需求［4］；而我國嫦娥三號探測器上的應答機是使用X頻段測控系統完成探測器的測控任務。因此，相比于國際先進水平，我國深空探測技術在處理高速率信號方面還存在一定的差距。

對于整個通信系統，接收機性能的好壞直接決定深空通信的質量，而同步過程一直是影響整個接收機接收性能最重要的模塊。鑒于深空通信的特殊性，CCSDS標準發射信號包含光載波、空閑序列、捕獲序列和有用序列等多個階段［5］，國內現有成熟的數字接收機同步算法無法直接應用。因此，本文提出了一種針對CCSDS接收信號的分階段同步處理算法，并結合硬件電路實現的特點，在現場可編程門陣列（FPGA）平臺上對該算法進行了簡化實現及性能測試。

2 系統模型

深空環境下，軌道器、著陸器、巡視器等航天器之間的通信鏈路具有衰減大、時延長、大多普勒頻移的特點，相比傳統無線衰落信道，其多徑影響較小，故可將接收信號模型定義為［6］

式中:Ks為信號衰減因子；m（t—τ）為存在時偏的用戶信息；f（t）、φ（t）表示該信號存在的頻偏與隨機相偏；n0為加性高斯白噪聲。針對包含時頻偏、隨機相位以及噪聲影響的正交發射信號，本文同步接收框圖如圖1所示。圖中，中頻輸入信號為60 MHz，依據數字欠采樣技術，用A/D采樣率為56 MHz的時鐘將中頻信號移至4 MHz低中頻；積分梳狀濾波器（CIC）對采樣信號進行降速處理，同步模塊則對低速的4 MHz的低中頻信號進行時間和頻率同步，估計相位并進行補償。

圖1 接收模塊原理實現框圖Fig.1 Components of receiver

3 接收機同步算法分析

3.1 時頻同步

針對航天器之間通信鏈路大頻偏、大時延的問題，需要對接收到的信號進行載波捕獲與跟蹤以及符號定時，因此將接收信號經過時頻同步過程。

為了能夠較好地實現對載波鑒頻及鑒相，特對傳統Costas鎖相環進行改進并提取載波，其鑒相輸出可表示為

式中:I，Q分別為鑒相器兩路輸入；sgn［·］表示符號函數。以QPSK調制信號為例，假設發射端正交調制信號為

式中:I（t）、Q（t）為有效信息；ω0、φ0分別為接收載波的角頻率和初始相位；Ks為接收I、Q信號的幅值。假設數控振蕩器產生的本地載波信號為Kncos（ωct+φc）和Knsin（ωct+φc），其中Kn為數控振蕩器（NCO）增益；ωc，φc分別為本地載波的角頻率和初始相位。與接收信號分別相乘并通過匹配濾波器后得到I，Q兩支路信號如下:

式中:Δφ（t）=（ωc—ω0）t+（φc—φ0）；K=KsKnKL，KL為鑒相器增益；I1（t），Q1（t）通過極性判決鑒相器得到的鑒相誤差表示為［7-8］

經由環路濾波器消除隨機信號起伏對載波的影響，輸出頻率誤差信號，控制NCO調整輸出本地載波的頻率，完成信號的載波捕獲與跟蹤。

環路濾波器采用二階濾波器，輸出表達式為

式中:x（n）和y（n）分別為環路濾波器的輸入和輸出；C1和C2分別是比例常數和積分常數，其值的確定可根據參考文獻［9］，本文中為簡化電路乘法運算，取

鑒于FPGA硬件特點，在對Costas環進行數字電路實現時，利用修正環路符號運算的特點，對該鑒相電路進行了簡化設計，避免了原環路中的乘法運算。通過對輸出的I，Q兩路信號極性的判決，對兩路信號進行加或減的運算，得出相位偏差，經由環路濾波后，輸出有效的頻率控制字（freq_ctrl），調整NCO的輸出頻率為對應的（freq_ctrl/2N×fs）（N為相位累加器位寬，本文取N=32，fs為信號采樣率），通過閉環的不斷調整，最終達到同頻同相。

早遲門閉環同步法，利用傳輸信號邊緣自身的對稱性和反饋控制環來實現同步，主要包括早、遲門積分器、環路濾波器、誤差判決器和時鐘發生器［10］。本文對傳統實現電路進行改進，通過對載波同步后的I，Q兩路基帶信號符號位的判決，歸一化輸入積分器信號的幅值，可有效簡化電路中的積分運算。

假設一個符號周期有2N個采樣點，則早、遲門積分器分別對前、后N個點進行積分累加運算得到Σsgn［I（t）］和Σsgn［Q（t）］，將該值取絕對值后相減，然后I，Q兩路求和，得到早、遲門時鐘的相位差，即環路濾波器的輸入，可表示為

式中:I_E_abs，I_L_abs，Q_E_abs，Q_L_abs分別是I，Q兩路早門、遲門積分器結果的絕對值；error（n）即是產生的相位誤差（當處于理想中的最佳采樣時刻時，該相位誤差為0）。對該相位誤差進行累計，并通過環路濾波器得到輸出值（lpout）；當lpout超過某一門限時，表示此時的采樣點滯后于最佳采樣點；當lpout低于某一門限時，表示該采樣點提前。因此，可通過誤差判決器對該累計相位誤差相對于門限的大小進行判決，輸出時鐘調整步進—1或+1，來糾正時鐘發生器輸出的早門時鐘、遲門時鐘和采樣時鐘，以達到符號定時的目的。

基于本文修正Costas環路和簡化早遲環路的時頻同步電路如圖2所示，對于時頻同步后的輸出信號殘留的相位模糊以及噪聲引起的隨機相位問題，本系統則通過后級幀同步進行糾正或改善。

圖2 時頻同步實現原理框圖Fig.2 Time and frequency synchronization principle

3.2 幀同步

航天器應答機在接收到的信號中，會存在由于握手過程或者干擾造成的無效信息，此時需要將有效信號從中剝離，而幀同步就是通過對信號導頭的搜索，提取有用信息的過程。

根據CCSDS協議標準中的規定，物理層傳輸信號是以幀為單位，每一幀包含一個幀頭和一個數據單元，在對數據單元進行檢測之前，需要確定每一幀幀頭的位置，這個過程就稱為幀同步。本文依據CCSDS標準的要求，采用附加同步標志位（ASM）作為每一幀數據的開頭，ASM位的具體形式為“0x FAF320”［11］，通過檢測該ASM位來對信號進行幀同步［12］；同時，為解決載波同步遺留下來的相位模糊問題，需要通過對幀頭的檢測，判斷此時的相位模糊值。

另外，由于Costas環無法解決接收信號受到的隨機相位影響的問題，需要通過對幀頭的相位進行估測并補償。相位估測是通過計算ASM位反正切值，估算出12位ASM位的平均相位偏移，并經過相位旋轉達到相位補償的目的。當估算出的相位誤差值為Δθ，輸入的I、Q兩路信號為X，Y，則根據圖3中坐標旋轉數字計算算法（簡稱CORDIC算法）原理［13］，可得到旋轉后的信號值X′、Y′分別為

式中:—π≤Δθ≤π。

基于上述方法的實現電路如圖4所示，圖中，符號同步后信號經過符號提取模塊，取出的符號位存入移位寄存器；通過相位模糊鑒別器對不同相位模糊情況的判斷，與取反后的ASM位進行異或并求和，得到幀頭的相關值；幀頭判決模塊是通過對不同相位模糊情況下相關值的判斷找出幀頭，并確定相位模糊標志位，判斷此時的相位模糊值；數據接收模塊和ASM位接收模塊根據幀頭的位置及相位標志位對信號與幀頭進行分離，并糾正相位模糊問題；最后，通過比較接收到的ASM位與原ASM位信息差異，估計出相位誤差，并根據坐標旋轉數字計算算法原理對接收數據進行相位補償。

值得強調的是，相位模糊鑒別本質是針對載波同步遺留下來的相位模糊問題，它通過將移位寄存器中信號的符號位進行不同相位的翻轉，求出不同相位翻轉下與幀頭的相關值，利用幀頭判決器找出相關性滿足要求的情況，得出此時相位模糊的具體值（0、π/2、π或3π/2）。

圖3 相位旋轉原理圖Fig.3 Vector Rotation

圖4 幀同步硬件實現原理圖Fig.4 Frame synchronization principle

4 仿真結果及分析

利用FPGA軟件仿真工具Modelsim及Matlab觀察Costas環路、早遲門環路以及相位補償的輸出波形。圖5給出了示波器中15 d B信噪比的高斯白噪聲下的60 MHz的QPSK調制波形，模擬了實際過程中航天器接收到的經過下混頻的中頻調制信號。圖6給出了接收機載波頻率捕獲、跟蹤過程中，解調出的I/Q兩路基帶信號的波形，并且與發射端基帶成形波形進行了比較。由于載波頻率捕獲階段，本地振蕩器與接收信號的頻率之間存在偏差，因此接收解調后的基帶信號會受到干擾導致誤碼；當載波頻率完成捕獲進入跟蹤狀態時，載波頻差較小，解調后的基帶信號與發射端成形基帶信號相似，最終完成對接收信號的鑒頻、鑒相過程。

在信噪比為15 d B的高斯白噪聲情況下，將早遲門閉環定時采樣前后的數據，分別導入Matlab軟件，得到星座圖（如圖7所示）。由于信道噪聲以及實際采樣點與最佳采樣點存在的固有的偏差，定時環路實際采樣點的幅值會出現上下波動的現象，但通過環路的不斷調整，最終會穩定在一定的范圍內。

圖5 QPSK調制波形Fig.5 Modulation waveform of QPSK

圖6 接收端基帶波形Fig.6 Baseband waveform of receiver

圖7 定時采樣前后數據星座圖Fig.7 Constellation diagram before and after time sampling

當接收信號受到隨機相位［—π/8，π/8］影響，并在15 dB信噪比的高斯白噪聲情況下，將定時同步后的信號經過幀同步模塊，觀察其中相位補償前后數據星座圖（如圖8所示），由圖可見經過相位補償后的信號相位偏轉明顯減小，大大提高了接收性能。

圖8 幀同步相位補償前后數據星座圖Fig.8 Constellation diagram before and after phase compensation

5 結束語

本文以深空探測為背景，根據深空探測器通信鏈路大頻偏、高時延的特點，設計出了一種針對CCSDS標準的深空通信接收機同步算法，并通過簡化硬件電路，成功地在Xilinx FPGA平臺上對該算法進行了仿真測試。測試結果表明:該算法在15 d B信噪比的高斯白噪聲下，能較好地解決深空環境下時偏、頻偏和隨機相位的影響，在實際的衛星通信中可以完成對接收信號的解調并提取出有效信息，有助于提高衛星應答機對高速率傳輸信號的處理性能。

（

）

［1］孫輝先，陳小敏，白云飛.CCSDS高級在軌系統及在我國航天器中的應用［J］.航天器工程，2003，12（1）:12-18 Sun Huixian，Chen Xiaomin，Bai Yunfei.CCSDS advanced orbit system and the application of the spacecraft in our country［J］.Spacecraft Engineering，2003，12（1）:12-18（in Chinese）

［2］趙和平，李寧寧.CCSDS標準在軍用航天任務中的作用［J］.航天器工程，2007，16（4）:78-81 Zhao Heping，Li Ningning.Implementation of CCSDS standard in military space mission［J］.Spacecraft Engineering，2007，16（4）:78-81（in Chinese）

［3］Li H，H Luo.Reliable transmission of consultative committee for space data systems file delivery protocol in deep space communication［J］.Journal of Systems Engineering and Electronics，2010，21（3）:349-354

［4］B Cook，M Dennis，S Kayalar，et al.Development of the advanced deep space transponder，IPN 142-156［R］.Pasadena，CA:NASA JPL，2004

［5］CCSDS.Proximity-1 space link protocol-physical layer recommendation for space data system standards，CCSDS 211.1-B-4［S］.Reston，VA:CCSDS，Blue Book，2013

［6］王昱霖，張更新.基于深空探測行星網自主無線電接收機技術［J］.空間電子技術，2013（2）:21-24 Wang Yulin，Zhang Gengxin.Autonomous radio based on Pla Netary Net in deep space exploration［J］.Space Electronic Technology，2013，（2）:21-24（in Chinese）［7］Roshna T R，R Nivin，Joy S，et al.Design and implementation of digital costas loop and bit synchronizer in FPGA for BPSK demodulation［C］//International Conference on Control Communication and Computing.Southampton:WIT Press，2013:39-44

［8］Tytgat M，M Steyaert.Time domain model for costas loop based QPSK receiver［C］//Ph.D.Research in Microelectronics and Electronics.New York:IEEE，2012:313-316

［9］袁君，馮全源，王丹.基于FPGA的全數字相干解調器的實現［J］.微電子學與計算機，2013，30（5）:38-42 Yuan Jun，Feng Quanyuan，Wang Dan.An implementation of all-digital coherent demodulator based on FPGA［J］.Microelectronics&Computer，2013，30（5）: 38-42（in Chinese）

［10］王永慶，喬媛，吳嗣亮.基于早遲門位同步環的FPGA實現［J］.微計算機信息，2009，25（3-2）:178-179 Wang Yongqing，Qiao Yuan，Wu Siliang.Bit synchronization loop based on early-late gate by FPGA［J］.Microcomputer Information，2009，25（3-2）: 178-179（in Chinese）

［11］CCSDS.Proximity-1 space link protocol-data link layer recommendation for space data system standards，CCSDS 211.0-B-5［S］.Reston，VA:CCSDS，Blue Book，2013

［12］Xue R，C F Wang，X R Li.A multiple correlation peak value detecting method for frame synchronization of DVB-S2［C］//IEEE International Conference on Communication Technology.New York:IEEE，2010: 837-840

［13］Meher P K，S Y Park.CORDIC designs for fixed angle of rotation［J］.IEEE Transactions on Very Large Scale Integration（VLSI）System.New York:IEEE，2013，21（2）:217-228

（編輯：張小琳）

Design and Implementation of Synchronization Algorithm for Deep Space Receiver

JU Xingbo1，2WANG Chenghua1，2ZHU Qiuming1，2CUI Rui1，2CHEN Xueqiang1，2
（1 Key Laboratory of Radar Imaging and Microwave Photonics，Nanjing University of Aeronautics and Astronautics，Nanjing 210016，China）
（2 College of Electronic and Information Engineering，Nanjing University of Aeronautics and Astronautics，Nanjing 210016，China）

This paper proposes a kind of receiver synchronization algorithm based on CCSDS to solve the problems of large link loss，path delay and large Doppler shift in deep space communication.This algorithm mainly includes Costas loop，early-late gate，frame header detection and phase compensation.Furthermore，this paper designs a synchronous circuit easily implemented with FPGA，and finally the performance of this design is tested on a FPGA of Xilinx.The result shows that this algorithm has simple structure of hardware circuit and high performance of tracking and locking time and frequency in the Gaussian white noise of 15dB SNR，with useful references for the future optimization design of deep space receiver.

deep space communication；Costas loop；early-late gate；phase compensation；FPGA

TN927.3

A DOI：10.3969/j.issn.1673-8748.2015.02.011

2015-01-04；

2015-03-07

中國博士后科學基金（2013 M541661），江蘇高校優勢學科建設工程資助項目（PAPD）

居行波，男，碩士研究生，研究方向為通信與信息系統、電路與系統。Email：jxb_elvin@nuaa.edu.cn。