基于compactRIO三相PWM整流控制器的設計

徐朋 ，曾啟帆 ，向東 ，孟光偉，江瀟

?

基于compactRIO三相PWM整流控制器的設計

徐朋1，曾啟帆1，向東1，孟光偉1，江瀟2

（1.海軍工程大學，武漢 430033；2. 92724部隊，山東青島266109）

使用NI公司的LabVIEW2012和cRIO9081軟、硬件平臺成功搭建一套三相兩電平PWM整流控制器。控制器采用電壓、電流雙閉環控制結構和空間矢量調制算法，其核心算法全部在compactRIO的FPGA中完成，具實時性高，運算并行，時序穩定等特點。實驗和仿真結果驗證了該設計的正確性與有效性。

compactRIO FPGA PWM整流 雙閉環控制

0 引言

三相電壓型PWM整流能實現能量雙向流動、輸入功率因數為1、低輸入電流諧波含量、輸出電壓可控[1]。它還可以有效地抑制電網諧波和進行電網的無功補償，彌補了傳統整流的不足。迄今為止，國內外學者提出了多種PWM整流的控制方法。其中電壓電流雙閉環控制、直接功率控制和基于現代控制理論的新策略等由于效果較理想，成為研究的熱點[2]。直接動率控制開關頻率不固定，對算法要求高，實現難度大。電壓電流雙閉環控制實現相對簡單，控制算法比較成熟，被大多設計者采用。PWM調制策略的研究中，SVPWM電壓利用率高，諧波畸變率小，取代了SPWM成為最受歡迎的調制策略[3]。

國內的整流控制器一般由微處理器（MCU和DSP）或專用控制芯片（ASIC）承擔。然而，DSP本身存在固有的缺陷，其串行時序的運算方式在高速環境下很容易出現時序問題，導致程序失控；此外，微處理器中不確定的中斷響應也會導致PWM脈沖的相位抖動[4]。現場可編程門陣列（FPGA）并行運算能力強大，能同時輸出多路信號，真正做到同步輸出。而且，FPGA的編程語言是硬件描述語言，十分便于實時控制。但是FPGA內部資源有限，要實現復雜算法則需要外接其他芯片。compactRIO內部是典型的FPGA+通用CPU的結構，程序可靈活地規劃到FPGA或CPU中。compactRIO通過LabVIEW的軟件平臺開發，借助LabVIEW強大的虛擬界面，能在線進行數據觀測和參數修改。

1 主電路拓撲和控制器結構

1.1主電路拓撲

1.2 控制結構

本文采用的是電壓電流雙閉環PI控制，根據文獻［5］的方法，本文的控制結構如圖2所示。

2 控制器設計

2.1硬件結構

NI公司的CompactRIO是可重復配置的控制與采集系統，采用開放式嵌入式體系結構，配置小尺寸、高堅固性和可熱插拔工業I/O模塊，與傳統的總線系統相比，具有體積緊湊、可靠性高等優點[6-7]。

本設計采用的CompactRIO控制器由CPU模塊cRIO-9081、模擬量輸入模塊NI9220、高速數字I/O模塊NI9041等組成。cRIO-9081模塊包括1.06 GHz雙核CPU，主頻40 MHz的LX75可重置FPGA和實時軟件操作系統LabVIEW。I/O模塊NI9220，NI9041等由FPGA直接控制。硬件組成結構如圖3所示。

本系統的核心算法全部在CompactRIO上的FPGA內完成，波形監測與分析程序在CompactRIO上的實時CPU上完成。FPGA與CPU之間通過高速度總線PCI Bus傳遞數據，而開發計算機通過網線與CompactRIO聯接，完成程序開發和實時參數修改及顯示。

NI9220是16通道16位模擬輸入模塊，電壓、電流信號通過此模塊采集，經A/D轉換后傳遞給CompactRIO。它的最大采樣頻率可達100 kS/s（周期10 μs），可以快速無差地采集系統的電流和電壓，精度可達微秒級別。NI9041是8通道的高速雙向數字I/O模塊，控制器中產生的六路PWM調制信號通過此模塊經驅動電路放大后輸出給IGBT整流橋。

2.2軟件設計

與基于事件觸發的C語言等編程語言不同，LabVIEW采用的數據流結構，這與FPGA的并行運算特性能很好的兼容。根據LabVIEW設計特點，程序被分為三個循環，每個循環為程序的一個模塊：數據采集模塊、主控制模塊、PWM處理和輸出模塊。不同循環間通過局部變量傳遞數據。

1）數據采集模塊

數據采集模塊對NI9220采集的電壓、電流信號進行數據處理，校正放大倍數，設置采樣頻率。本數據采集循環的周期設置為50 μs，即信號采樣頻率為20 kS/s。

2）主控制模塊

此模塊為軟件程序的核心，電壓、電流信號被輸送給主控制模塊后，進行坐標系變換，PI雙閉環控制和SVPWM計算，最后輸出SVPWM的三相調制波。主控制模塊結構如圖4所示。

3）PWM處理和輸出模塊

此模塊將SVPWM調制波與周期固定的載波比較轉變成PWM脈沖，再經過毛刺處理和死區處理，得到六路PWM脈沖信號并送給NI9041。PWM處理和輸出模塊采用定時循環結構，循環頻率固定為FPGA的主頻—40 MHz，保證了輸出PWM波形的精度和時序。

2.3 FPGA程序的優化

LabVIEW FPGA程序設計是基于循環結構的。一般來說，循環周期越短，有利于提高程序的動態響應；循環周期越穩定，又有利于保證程序間嚴格的時序關系。

為了保證控制的精確性，主控制模塊的循環周期應小于PWM載波周期的一半。當控制程序運行時間超過循環周期時，必須進行程序設計優化。

1）讓循環內部的一些代碼嵌套在單周期定時循環（SCTL）中，并使此循環只運行一次，目的并不是使程序循環，而是強制限定編譯器讓程序必須在一個很短的定時周期內完成[8]。

2）如果程序無法在一個定時周期內完成，可把程序用反饋節點分成幾份，反饋節點作用類似寄存器，程序相當于被流水線化，多線程同步運行。

因為本設計的開關頻率固定為10 kHz，需保證其載波頻率固定。載波生成模塊被放在PWM處理和輸出模塊所在的定時循環中，用計數程序生成。此定時循環頻率為40 MHz，所以誤差在25 ns之內。

3 仿真與實驗分析

為了驗證上述方案的可行性和有效性，本文分別搭建了仿真平臺和實驗平臺。表1給出了該三相電壓型PWM整流器的參數。

圖5(a)為在matlab/simulink仿真環境下的交流側A相電源電壓E和電流波形I。

圖5(b)為直流側電壓U的波形。為了便于觀測，matlab仿真中的電流在數值上都放大了10倍。從仿真結果可以看出，EI功率因數基本為1，U經過一段時間后達到指定值。

實驗樣機的整流橋型號為TOSHIBA公司的MG180V2YS40，實驗的電流波形由LT208-S7傳感器采集，電壓波形由LV28-P傳感器采集。死區時間設置為5 μs。

圖6為實驗中的電壓電流波形，右圖為U由不控整流到PWM整流的動態變化，可以看出，實驗結果和仿真結果基本一致，證明了方案的可行性和正確性。

4 結語

本文以compactRIO控制器為核心，提出了一種三相PWM整流器的實現方案，整流器的控制算法全部都在FPGA中實現，并進行了優化，使控制器的執行速度有很大的提升。仿真和實驗結果驗證了設計方案的可行性和正確性，為PWM整流器的實現提供了一種新的思路。

[1] Singh B，Singh B N，Chandra A，et a1．A review of three-phase improved power quality AC-DC converters[J]．IEEE Transaction on Industrial ElectroniCS，2004，51(3)：641-660.

[2] 王恩德, 黃聲華. 三相電壓型PWM整流的新型雙閉環控制策略[J]. 中國電機工程學報, 2012, (15):24-30.

[3] 張崇巍，張興.PWM整流器及其控制［M］.北京：機械工業出版社，2005.

[4] 冒建亮, 葉樺, 張舒哲. 基于FPGA的變頻控制系統的實現[J]. 東南大學學報(自然科學版). 2012,(S1)：25-30.

[5] 胡開埂,楊貴杰. 基于DSP的三相PWM可控整流系統的設計[J]. 電氣應用, 2007,(10)：51-54.

[6] Pican E, Omerdic E, Toal D, et al. Direct interconnectionof offshore electricity generators[J]. Energy, 2011, 36(3):1543-1553.

[7] 黃曉燕, 馮西安, 高天德. 基于CompactRIO 的多通道陣列數據采集系統實現[J]. 測控技術, 2009, 28(12):17-19.

[8] 陳樹學，劉萱. LabVIEW寶典［M］. 北京：電子工業出版社，2011.

Design of Three-phase Two-level PWM Rectifier Controller Based on CompactRIO

Xu Peng1, Zeng Qifan1, Xiang Dong1, Meng Guangwei1, Jiang Xiao2

(1. Naval University of Engineering, Wuhan 430033, China; 2. No.92724 Unit of PLA, Qingdao 266109, Shandong, China)

TM461

A

1003-4862（2015）01-0009-04

2014-07-08

徐朋(1984-)，男，碩士。研究方向：電力電子與電力傳動。