楊盼盼,李華偉
(北京交通大學 北京100044)
隨著直流輸電技術的應用發展,高壓電纜線路和補償電容的增多,電力系統中的諧波分量將大大增加,它給電力設備和弱電系統帶來了諧波污染[1],并且電力電子裝置的日益增多,使電網中的高次諧波愈來愈嚴重。 因此,檢驗諧波控制設備的性能, 或者測試負載設備在收到擾動時的工作情況等,需要一些專門的諧波發生器來產生所需的諧波[2]。 目前設計信號波形發生器的方法主要有3 種[3]:傳統的直接頻率合成技能(DS),鎖相環式頻率合成器(PLL),直接數字式合成器(DDS)。 文獻[4]中設計了基于FPGA LPM 多功能信號發生器,其產生的波形為鋸齒波,三角波,階梯波和方波等規則波形,其波形數據采用數據表格輸入,對于復雜的畸變波形信號的產生有很大的局限性。
以上信號發生器和一些常用的函數發生器都只能產生常用的正弦波、方波和鋸齒波等常規波形,作為電路的激勵源,能滿足一般的實驗和研究的需要,不能滿足檢驗諧波控制設備的需要,因此文中提出了一種基于FPGA 中LPM 的畸變波形發生器的電路設計。 該系統對保證今后電力系統諧波的檢測與研究,具有十分重要的技術意義和經濟價值。
LPM 是FPGA 中的參數可設置模塊庫,Altera 提供的可參數化宏功能模塊是基于Altera 器件的結構做了優化設計。QuartusII 中含有功能強大的LPM_ROM 模塊。 在波形發生器的設計中,在ROM 中儲存有數據,改變地址,就可以讀出對應地址的數據, 改變地址的變化頻率, 通過建立參數化的LPM_ROM 并存入所需要額波形數據并進行驗證[5]。
圖1 所示的畸變波形發生器的結構由4 個部分組成:FPGA 模塊、8 位DA 芯片、二階低通濾波器、幅度調節器。FPGA 采用EP4CE30F23C8N,頂層singal.vhdl 在FPGA 中實現,包含2 個部分:一是ROM 的地址信號發生器,由6 位計數器擔任;二是一個諧波信號數據ROM,由LPM_ROM模塊構成。LPM_ROM 底層是FPGA 中的EAB、ESB 或M4K等模塊。 地址發生器的時鐘CLK 的輸入頻率f0與每周期的波形數據點數(選擇512 點)得出D/A 輸出的頻率f 的關系是:


圖1 系統總體結構圖Fig. 1 Structure diagram of the power control unit test system
模擬輸出硬件電路圖如圖2 和圖3 所示。

圖2 AD9708 電路圖Fig. 2 Circuit of the AD9708

圖3 AD8065 電路圖Fig. 3 Circuit of the AD8065
該模擬端硬件電路由電源模塊,高速DA9708 芯片、截止頻率為1 kHz 的二階低通濾波器、正負5 V 的幅度調節電路構成。 DA9708 采用單電源供電的低功耗電流輸出型高速數模轉換器,轉換速度高達125MSPS,建立時間不大于35 ns,轉換精度為1/4LSB,內置1.2 V 參考電壓,輸出端采用查分電流輸出。
3.3 V 和負5 V 電源模塊如圖4 和圖5 所示, 其分別采用LM1117 和MC34063 電源芯片,LM1117 提供電流限制和熱保護,芯片電路包含1 個齊納調節的帶隙參考電壓以確保輸出電壓的精度在±1%以內,輸出端需要一個至少10 μF 的鉭電容可以改善瞬態響應和穩定性。
AD9708 芯片差分輸出以后,為了防止噪聲干擾,電路中接入了二階低通濾波器,截止頻率為1 kHz,其Multisium 仿真電路如圖6 所示。

圖4 3.3V 電源模塊硬件電路圖Fig. 4 Circuit of 3.3V power modules

圖5 負5V 電源模塊硬件電路圖Fig. 5 Circuit of -5V power modules
頻率響應如圖7 所示,由圖7 可知,其截止頻率為1 kHz。

圖6 二階低通濾波器仿真電路圖Fig. 6 Circuit simulation of Second-order low-pass filter
濾波器之后, 使用了2 片高性能145 MHz 帶寬的運放AD8065,實現差分變單端,以及幅度調節功能,是整個電路性能得到而最大限度的提升。 幅度調節, 使用的是5K 的電位器,最終的輸出范圍-5~5 V(10 Vpp)。

圖7 頻率響應圖Fig. 7 Graph of the frequency response
系統軟件設計結構圖如圖8 所示。

圖8 系統軟件設計結構圖Fig. 8 Schematic diagram of the software test system
在軟件設計中,由MATLAB 生成畸變波形數據,在文檔編輯器中生成LPM 可識別的mif 文件,然后導入LPM 模塊,在FPGA 運行過程中,時鐘設定為40 MHz,并且對LPM 模塊進行查表法輸出。
電網穩態的供電電壓波形為工頻正弦波形,數學表達式為:

以含1、3、5 次諧波的畸變波形為例的表達式為:

U sin(ωt+α)項稱為基波,其周期與原畸變波形的周期相同,其它各相均為諧波。 由于諧波的頻率是基波頻率的整數倍,所以U sin(3ωt+α)項稱為三次諧波,U sin(5ωt+α)項稱為五次諧波。在matlab 仿真中的含1,3,5 次諧波的畸變波形如圖9 所示,并產生畸變波形數據。

圖9 含1、3、5 次諧波的畸變波形圖Fig. 9 The chart of distortion waveform with 1st,3rd, 5th harmonics
Matlab 生成波形數據的部分程序為:
index = linspace(0,2*pi,2^9);
cos_value =sin (index)+(1/3)*sin (3*index)+(1/5)*sin(5*index) ;
cos_value = cos_value * (2^7 -1 );
cos_value = fix(cos_value);
for i=1:512
cos_value(i)=cos_value(i)+128;
end
QuartusII 能接受的LPM_ROM 中的初始化數據文件的格 式 有 2 種:Memory Initialization File (.mif) 格 式 和Hexadecimal(Intel-Format)File(.hex)格式,利用QuartusII 的Text File 編輯, 以后綴名mif 格式存盤, 便可得到Memory Initializationg File 格式的文件[6]。 本設計采用512 點諧波波形數據[7],將MATLAB 生成的512 點波形數據導入QuartusII中。
生成mif 文件的部分程序為:
WIDTH=8;
DEPTH=512;
ADDRESS_RADIX=UNS;
DATA_RADIX=UNS;
CONTENT BEGIN
0:80;
1:82;
2:84;
3:86;
....(數據略去)
END;
對設計好的電路板進行編程后,通過FPGA 板中JTAG 仿真器把程序加載到系統中運行,用TEK 示波器進行測量[8]得出了具體變波形圖, 圖10 和圖11 列出了 含3,5,7 次諧波的畸變波形信號,并通過MATLAB 仿真與輸出波形進行了對比,其中,左側為示波器實際測量波形,右側為MATLAB 仿真波形。

圖10 含3,5,7 次諧波的畸變波形Fig. 10 The chart of distortion waveform with 3rd,5th,7th harmonics

圖11 含3,5,7 次諧波MATLAB 波形Fig. 11 The chart of distortion waveform with 3rd,5th,7th harmonics in matlab
該系統采用MATLAB 生成畸變波形數據以及基于FPGA 中的LPM 模塊系統對波形數據進行處理,最后通過硬件電路對數字信號進行模擬轉換輸出[9],通過對比實驗波形和MATLAB 仿真波形,得出了系統產生的波形具有了諧波信號的特征,并且輸出波形平滑穩定,沒有雜波,可以用于檢測諧波控制設備的性能,極大縮短了畸變波形發生器開發的周期,具有很好的應用前景。
[1] 鄭奎璋,譚偉,沈曉凡,等. 微機型三相諧波發生裝置[J].電網技術,1987(3):29-31.
[2] 安剛. 基于DSP的任意次諧波發生器的設計[D]. 哈爾濱工業大學,2008.
[3] 曾菊容. 基于FPGA和DDS技術的任意波形發生器設計[J].現代電子技術,2010(24):98-100.
[4] 徐運武,周澤湘. 基于FPGA LPM多功能信號發生器設計[J].電子設計工程,2011(15):179-182.
[5] 權建軍. FPGA中LPM_ROM及其MATLAB模擬仿真[J]. 蘭州工業高等專科學校學報,2009(4):13-17.
[6] 謝亮. 基于FPGA的ROM數據定制的幾種方法[J]. 科技廣場,2008(10):160-161.
[7] 張國飛,崔志勝,徐廣鑫,等. 基于瞬時無功功率理論的APF諧波補償能力的仿真研究[J]. 陜西電力,2012(11):77-81.
[8] 王文龍,張少博,陳海峰. 一種試驗數據處理軟件設計[J].火箭推進,2012(1):76-80.
[9] 胡異丁,歐進發,鐘滔. 基于LabVIEW的無線心率測量系統的設計[J]. 電子設計工程,2015(7):43-45.