DOE在DC-DC電路優化中的應用

2015-07-27 07:29:02郝長征王文超河南許繼儀表有限公司河南許昌461000

山東工業技術 2015年14期

錢　波,肖　正,王　琰,郝長征,王文超（河南許繼儀表有限公司,河南　許昌　461000）

DOE在DC-DC電路優化中的應用

錢波,肖正,王琰,郝長征,王文超
（河南許繼儀表有限公司,河南許昌461000）

摘要：DC-DC模塊在應用時，經常會遇到電磁干擾（EMI）和帶負載能力等諸多問題；解決上述問題需要進行大量的相關實驗，通過不斷改變電路參數來優化電路性能使其達到所需要求，但是傳統的實驗方法有效率低實驗量大的缺點。本文采用DOE（實驗設計，Designof Experiment）的方法對產品上DC-DC電路參數進行實驗；經過帶載能力和電磁傳導試驗，結果表明DOE能很好的應用于電路的參數選取，使電路相關性能達到最優。

關鍵詞：DC-DC模塊;DOE;電路參數

簡易DC-DC電路由于成本低被廣泛應用，在對安全要求較高的場合，需要在上述電路中增加隔離線圈以滿足耐壓隔離要求。

但是增加隔離線圈后，DC-DC電路會產生EMI、帶負載能力變化等問題，解決此問題需要進行大量的實驗，并且所選取參數并非最優。為簡化電路關鍵參數的設計過程，本文介紹了DOE的方法[1]，通過實驗及因子分析，選取最優電路參數，經過帶載能力測試和電磁傳導實驗，結果與DOE的理論分析相符合，證實此方法能很好的應用于電路參數的優化。

1　含耐壓隔離功能的簡易DC-DC電路

1.1電路基本原理

含隔離線圈的簡易DC-DC電路如圖1所示，其中U4及R11、C10等器件組成振蕩發生電路，輸出占空比約50%的矩形波，其振蕩頻率計算參見公式（1）。

矩形波經過整形電路之后驅動開關管Q5動作；Q5、R47為基本的開關電路；每個開關周期中Q5導通時，T1一次側的能量就通過隔離線圈傳遞到二次側線圈并經過D19的整流和電容的穩壓，將傳遞的能量變為直流電壓；Q5截止時，T1一次側線圈產生的反電動勢能量其中一部分被R44、D33、C11組成的幅值削弱電路吸收，另外一部分經過線圈傳遞到二次側。整個電路就在Q5持續周期性的開關動作過程中通過隔離線圈將+5V的能量傳遞到二次側。

圖1　具有隔離耐壓功能的DC-DC電路

1.2影響性能的關鍵參數及未進行優化前的電路性能

圖1所示電路是在正激開關電路基礎上簡化而來，具有成本低、結構簡單等特點，其關鍵參數有決定頻率的R11、C10；影響傳遞能量效率的隔離線圈T1以及影響輸出頻譜特性和帶負載能力的C20、C21。上述參數中，R11、C10改變其中一個即可影響頻率特性；線圈T1具有磁芯材料和特性、開氣隙方式、初次級繞線匝數比、繞線方式等參數，并且重新設計線圈參數周期長、成本低；因此為簡化電路的參數優化過程，不考慮對T1參數進行更改，只對上述參數中的工作頻率、C20、C21進行優化。

未采用DOE對本電路進行參數優化之前，由于無反饋回路、無法確定C20、C21對電路的定量影響等因素，導致電路自身的兩個性能表現不佳-電磁傳導幅值及帶負載能力。

圖2所示為電路進行降頻前的電磁傳導[2]實驗結果，從圖中可以看出在低頻段準峰值超標，并且峰值點比較規律，經過計算為電路工作頻率的倍頻點。此問題可以通過降低電路工作頻率解決，即降低工作頻率后，倍頻點會整體左移，且倍頻頻率越高，對應幅值越小。在采取降頻措施后帶負載能力受到C20、C21影響，且影響程度無法定量估算；如果參數選取不當，就會造成帶載能力嚴重下降，無法滿足后級電路的需求。因此引入DOE對電路參數進行優化。

圖2　降頻前電磁傳導幅值

2　引入DOE對電路參數進行優化

2.1DOE簡介

DOE（實驗設計）是以概率論與數理統計為理論基礎，科學地制定實驗方案以便對實驗數據進行有效的統計分析的數學理論和方法；它可以同時研究多個輸入因素對輸出的影響，確定影響結果的關鍵因素及參數最優的取值方法[3]。

DOE用途廣泛，它可以優化制造過程的主要影響變量及其影響；前文所述影響脈寬的三個參數將通過DOE來篩選、確定關鍵參數及定量分析其影響。

2.2DOE實驗設計及數據

DOE實驗的種類分為全因子實驗設計、部分因子實驗設計及田口實驗設計[4]。與傳統的試錯法和OFAT方法相比，DOE可以明確研究方向，避免盲目實驗造成的浪費。

本次實驗首先對電路的工作頻率進行降頻，待電磁傳導幅值滿足要求后再考慮常溫下C20、C21對帶負載能力的影響。原有頻率參數R11=2.2k、C10=2.2nf，根據公式（1）計算對應的工作頻率約為93.9kHz，修改C10容值為C10=4.7nf，工作頻率降至約為43.9kHz，進行電磁傳導測試，其結果如圖3。所示。即采取降頻措施后，電磁傳導性能有所改善，但是頻率的改變對輸出帶負載能力影響較大，經過測量其帶80mA阻性負載時對應輸出電Vout=3.9V，不能滿足帶80mA阻性負載條件下Vout＞4.2V的要求，因此需要對C20、C21進行進行2因素2水平的全因子實驗[5]對電路的帶負載能力進行優化。

圖3　降頻后電磁傳導幅值

實驗時因子對應的高低水平[6]可根據電路的參數進行粗略估算，確保所選取的高低水平不會使電路工作在異常狀態，如電容容值選取過大會導致電路的整體功耗增加，容值選取過小不利于捕捉到最優值。設定的C20、C21高低水平如表1所示。

表1　實驗因子對應的高低水平

表2　全因子實驗數據

2.3基于Minitab的DOE分析

獲取上述實驗數據后，通過功能強大的Minitаb軟件[7]對數據進行分析；軟件設置為2因子的全因子實驗，設置好其它分析參數后，開始對輸出電壓的正態圖及柏拉圖進行分析，如圖5所示。

正態圖和柏拉圖[8]顯示主因子C20、C21及交互因子C20*C21對輸出電壓均有影響，且影響程度相當，因此不再對因子進行削減，而直接分析輸出電壓的主效應圖，如圖6所示。主效應圖顯示兩個因子對輸出電壓的影響均為負向影響，即隨著因子容值的增加，輸出電壓呈下降的趨勢；兩個因子對輸電壓的影響程度也相當，這與正態圖和柏拉圖反映出的信息一致。

因子C20、C21的交互作用圖[8]如圖7所示，它反映出兩個因子有較強的交互作用，即C20*C21對輸出影響較大。