IC芯片頂拾工藝影響因素分析

劉子陽，葉樂志，王 磊，莊文波

(北京中電科電子裝備有限公司，北京100176)

IC芯片頂拾工藝影響因素分析

劉子陽，葉樂志，王 磊，莊文波

(北京中電科電子裝備有限公司，北京100176)

通過對半導(dǎo)體封裝工藝中芯片拾取過程及影響芯片拾取的關(guān)鍵參數(shù)研究，用正交試驗(yàn)法設(shè)計(jì)并試驗(yàn)，得出了對于特定試驗(yàn)對象最優(yōu)的參數(shù)值組合，找出了對芯片拾取有較大影響的3個(gè)參數(shù)，可用于今后芯片拾取研究的參考。

IC芯片；正交試驗(yàn)設(shè)計(jì)；芯片頂起；拾取

20世紀(jì)80年代末，倒裝芯片得以組裝到硅或陶瓷基板上。由于半導(dǎo)體與基板的熱膨脹系數(shù)不匹配，導(dǎo)致可控硅芯片連接的焊點(diǎn)熱疲勞壽命低，這對芯片與底部基板的鍵合產(chǎn)生很大的沖擊。如何減小有機(jī)基板與硅芯片之間的熱膨脹系數(shù)差成為急需攻克的難題。1987年，日本日立公司通過填充樹脂(即底部填充膠)來匹配焊點(diǎn)的熱膨脹系數(shù)，提高了焊點(diǎn)的熱疲勞壽命[1]。隨著芯片倒裝技術(shù)的不斷發(fā)展，近幾年倒裝芯片已經(jīng)成為高性能封裝事實(shí)上的互連方法，它的應(yīng)用得到廣泛快速的發(fā)展，如圖1所示。主要應(yīng)用在無線局域網(wǎng)絡(luò)天線（Wi-Fi）、系統(tǒng)封裝（SiP）、多芯片模塊（MCM）、圖像傳感器、微處理器、硬盤驅(qū)動(dòng)器、醫(yī)用傳感器以及無線射頻識(shí)別（RFID）等方面，如圖2所示。與此同時(shí)，它已經(jīng)成為小型I/O應(yīng)用有效的互連解決方案。隨著微型化及SiP的普遍認(rèn)同，倒裝晶片被視為各種針腳數(shù)量低的應(yīng)用首選方法。從整體上看，倒裝已在低端應(yīng)用和高端應(yīng)用中被采用[2]。

圖1 倒裝晶片發(fā)展歷史

圖2 倒裝晶片應(yīng)用圖例

1 試驗(yàn)設(shè)計(jì)簡介

試驗(yàn)設(shè)計(jì)是數(shù)理統(tǒng)計(jì)學(xué)的一個(gè)重要分支。其基本思想是英國統(tǒng)計(jì)學(xué)家費(fèi)歇爾（R.A.Fisher）在進(jìn)行農(nóng)業(yè)田間試驗(yàn)時(shí)提出的。他發(fā)現(xiàn)在田間試驗(yàn)中，環(huán)境條件難于嚴(yán)格控制，隨機(jī)誤差不可忽略，故提出對試驗(yàn)方案必須作合理的安排，使試驗(yàn)數(shù)據(jù)有合適的數(shù)學(xué)模型，以減輕隨機(jī)誤差的影響，從而提高試驗(yàn)結(jié)論的精度和可靠度，這就是試驗(yàn)設(shè)計(jì)的基本思想。20世紀(jì)三四十年代，英國、美國、蘇聯(lián)等國繼續(xù)對試驗(yàn)設(shè)計(jì)法進(jìn)行了研究，并將試驗(yàn)實(shí)際法逐步推廣到工業(yè)生產(chǎn)領(lǐng)域中，在采礦、冶金、建筑、紡織、機(jī)械、醫(yī)藥等行業(yè)都有所應(yīng)用。1949年，以田口玄一博士為首的一批研究人員，研究和改進(jìn)了英國人的試驗(yàn)設(shè)計(jì)技術(shù)，創(chuàng)造了用正交表安排分析試驗(yàn)的正交試驗(yàn)設(shè)計(jì)法。我國從20世紀(jì)50年代后期，在注明統(tǒng)計(jì)學(xué)家許寶祿教授引導(dǎo)下，數(shù)學(xué)工作者才深入試驗(yàn)設(shè)計(jì)這個(gè)領(lǐng)域。20世紀(jì)60年代初，他領(lǐng)導(dǎo)了一個(gè)試驗(yàn)設(shè)計(jì)討論班，為國家培養(yǎng)了一批試驗(yàn)設(shè)計(jì)工作者。60年代末，中國科學(xué)院數(shù)學(xué)研究所統(tǒng)計(jì)組、北京大學(xué)數(shù)學(xué)系等單位的研究人員在正交設(shè)計(jì)的觀點(diǎn)、理論和方法上都有新的見解，編制了一套較為適用的正交表，簡化了試驗(yàn)程序和試驗(yàn)結(jié)果分析方法，創(chuàng)立了簡單易懂的正交試驗(yàn)方法[3]。

2 芯片拾取試驗(yàn)

本試驗(yàn)是以北京中電科電子裝備有限公司研發(fā)的OCTOPUS-1000倒裝貼片設(shè)備為試驗(yàn)平臺(tái)，以大小為1 mm×1 mm，厚度為0.2 mm的芯片為試驗(yàn)對象，采用應(yīng)用最為廣泛的正交試驗(yàn)設(shè)計(jì)法，對芯片拾取的幾個(gè)關(guān)鍵參數(shù)進(jìn)行分析和研究。

2.1 芯片拾取過程的分析

芯片的拾取方式分為接觸式與非接觸式兩種，其區(qū)別在于拾取頭在下行時(shí)是否接觸芯片。接觸式拾取方式要求拾取頭在拾取芯片過程中不對芯片有過高的擠壓力；而非接觸式拾取方式要求拾取頭實(shí)行機(jī)構(gòu)具備高速高精度的點(diǎn)對點(diǎn)運(yùn)動(dòng)。

倒裝芯片一般在與拾取頭接觸的表面都會(huì)有密度較高的凸點(diǎn)（Bump），在拾取過程中不能損傷凸點(diǎn)，因此拾取頭吸嘴需要專門設(shè)計(jì)以避開與凸點(diǎn)直接接觸，同時(shí)對拾取頭與芯片的接觸位置有了較高要求（保證吸嘴不與凸點(diǎn)接觸），顯然接觸式拾取方式更能滿足這個(gè)要求。而 OCTOPUS-1000倒裝貼片設(shè)備的芯片拾取系統(tǒng)有精準(zhǔn)的壓力控制模塊，能夠保證芯片在拾取過程中受力恒定（如圖3所示）。因此，本試驗(yàn)采用的是接觸式的芯片拾取方式。

圖3 拾取頭

芯片拾取過程如圖4所示，可大致分為三個(gè)階段[4]：首先頂針升起，短時(shí)間接觸與沖擊芯片；然后，頂針和芯片以相同的速度上升，使得界面剝離開啟并擴(kuò)展；最后，拾取頭拾起芯片，頂針縮回到原始位置。其中，在頂針上升到設(shè)定高度后，需要等待一段時(shí)間，使得界面充分剝離，這段時(shí)間我們定義為拾取時(shí)間（Pick Time）。

圖4 芯片拾取過程

芯片拾取是否成功，不單單是看芯片是否能夠順利從膜上剝離，還要保證芯片不被損傷，這里主要是指芯片被頂針頂起的一面不能有損傷。另外，在封裝生產(chǎn)線上，為了保證質(zhì)量，有時(shí)還要求芯片拾取后膜不能有破損，這樣就能保證芯片不與頂針直接接觸，大大減小了芯片拾取階段引起芯片隱裂的可能性。圖5是頂針引起的芯片損傷，圖6為藍(lán)膜破損。

圖5 頂針引起的芯片損傷

圖6 藍(lán)膜破損

根據(jù)以上分析，本試驗(yàn)所研究的關(guān)鍵參數(shù)為頂針錐度、頂針尖部半徑、頂針頂起高度、頂針?biāo)俣?、拾取時(shí)間、拾取力。

2.2 芯片拾取試驗(yàn)設(shè)計(jì)

由上一小結(jié)可知，影響芯片拾取的關(guān)鍵因素有6個(gè)，在這里根據(jù)經(jīng)驗(yàn)每個(gè)因素取2個(gè)水平（即每個(gè)參數(shù)取兩個(gè)值）進(jìn)行試驗(yàn)，如表1所示。由于本試驗(yàn)為六因素二水平試驗(yàn)，故可選用L8（27）正交表，試驗(yàn)設(shè)計(jì)如表2所示。其中試驗(yàn)結(jié)果有三個(gè)標(biāo)準(zhǔn)：一是芯片能夠成功拾取；二是芯片背面不能有損傷；三是芯片拾取后，膜不能有破損。

2.3 試驗(yàn)結(jié)果及分析

本次實(shí)驗(yàn)結(jié)果如表3所示。

表1 因素-水平表

表2 試驗(yàn)安排表

表3 驗(yàn)結(jié)果計(jì)算表

根據(jù)表3中試驗(yàn)結(jié)果可知，第二組參數(shù)組合為最優(yōu)組合，且從R值（極差，反應(yīng)某個(gè)因素取不同的值對試驗(yàn)結(jié)果的影響大?。┛梢钥闯觯斸樇舛税霃健㈨斸橅斊鸶叨群褪叭r(shí)間3個(gè)參數(shù)對實(shí)驗(yàn)結(jié)果影響較大。

本次試驗(yàn)主要以芯片剝離成功與否作為試驗(yàn)指標(biāo)，芯片與膜的損壞與否作為輔助指標(biāo)，因此頂針尖端半徑、頂針頂起高度和拾取時(shí)間3個(gè)參數(shù)對芯片剝離效果影響較大。如果要進(jìn)一步研究與對芯片和膜的損壞影響較大的參數(shù)，則需要根據(jù)經(jīng)驗(yàn)調(diào)整各因素的水平，重新進(jìn)行試驗(yàn)。

3 結(jié) 論

本文對芯片拾取過程進(jìn)行了分析，提出了影響芯片拾取的幾個(gè)關(guān)鍵參數(shù)。并采用正交試驗(yàn)方法進(jìn)行了試驗(yàn)，找到了拾取芯片的最佳參數(shù)組合。而后經(jīng)過對試驗(yàn)結(jié)果進(jìn)行了分析，確定了對芯片剝離影響較大的3個(gè)參數(shù)。

[1] 吳東平，黃宜平，竺士煬.晶片鍵合技術(shù)及其在微電子學(xué)中的應(yīng)用[J].微電子學(xué)，1999，29(1)：44-49.

[2] 李憶.倒裝晶片裝配工藝及其對表面貼裝設(shè)備的要求[J].電子與封裝.2008，8(6)：6-11.

[3] 趙選民.試驗(yàn)設(shè)計(jì)方法[M].北京：科學(xué)出版社，2006：4-5.

[4] 彭波.IC薄芯片拾取建模與控制研究[D].武漢：華中科技大學(xué)，2012.

Analysis of Influencing Factors On the jack-up and Pick-up Process of IC chips

LIU Ziyang，Ye Lezhi，Wang Lei，Zhuang Wenbo

(CETC Beijing Electronic Equipment Co.，Ltd，Beijing 100176，China)

This paper analyzed the Pick-up Process of Flip-chip.Several experimental parameters were researched.The optimal combination of parameters for the test chips is obtained By the orthogonal experiment design.Three parameters which have a greater impact on the Pick-up Process were found. The results of this paper have value for further research of pick-up process.

IC chip；Orthogonal experimental design；Jack-up process of chips；Pick-up process

TN405.97

A

1004-4507(2015)01-0021-05

劉子陽（1987-）男，河北衡水人，研究生學(xué)歷，助理工程師，主要從事半導(dǎo)體封裝設(shè)備的軟件設(shè)計(jì)與工藝研究工作。

2014-12-28