一種低誤碼率的ADS—B接收機的設(shè)計

摘要：針對廣播式自動相關(guān)監(jiān)控（ADS-B）接收機存在高誤碼率的問題，設(shè)計一種基于FPCJA的ADS-B接收機，通過ADC電路轉(zhuǎn)換解調(diào)后的模擬信號為數(shù)字信號，并利用FPCJA的并行處理的特點，采用流水線方式處理ADS-B信號；利用有關(guān)數(shù)字濾波和數(shù)字信號提取算法，計算得到ADS-B信息，并經(jīng)過PL2303HX發(fā)送電腦上位機中。實驗結(jié)果證明，可以較好地完成1090MHz ES ADS-B信號的接收，實現(xiàn)了內(nèi)部數(shù)字信號濾波算法和CRC校驗，有效地降低設(shè)備的誤碼率。本文網(wǎng)絡(luò)版地址：http：//xvww.eepxv.com.cn/article/274749.htm

關(guān)鍵字：ADS-B；FPCJA；1090MHzDOI：10.3969/j .issn.1005-5517.2015.5.01 2

1 序言

廣播式自動相關(guān)監(jiān)視（ADS-B）是一種基于GPS全球衛(wèi)星定位系統(tǒng)和空一空、地一空數(shù)據(jù)鏈通信的航空器運行監(jiān)視技術(shù)，正在逐漸成為空中交通管制的一種重要監(jiān)視手段。ADS-B技術(shù)將衛(wèi)星導(dǎo)航、通信技術(shù)、機載設(shè)備以及地面設(shè)備等先進技術(shù)相結(jié)合，提供了更加安全、高效的空中交通監(jiān)視手段，能有效提高管制員和飛行員的運行態(tài)勢感知能力，擴大監(jiān)視覆蓋范圍，提高空中交通安全水平、空域容量與運行效率。本文介紹了一種基于FPGA的1090MHz ES ADS-B的設(shè)計方法，通過ADC采樣解調(diào)之后的信號，并通過數(shù)字濾波的方法濾除干擾信號，得到真實信號，利用相關(guān)的解算算法，提出ADS-B中的信息，并將其發(fā)送到上位機中。

1.1 ADS-B消息格式

1090MHz ES ADS-B消息包含了四個識別脈沖信號和112位或56位的消息序列。AD S-B消息數(shù)據(jù)編碼格式采用脈沖位置調(diào)制（PPM）編碼，如圖1所示。

1.2 消息提取算法

ADS-B的消息提取采用振幅比較的方法，在該接收機中，采用了10MSPS的采樣速率，所以每個信息位前、后時間位置脈沖分別采樣5次。

（1）將信息位前時間位置的采樣集合命名為，后時間位置采樣集合為

（2）計算出SA，SB內(nèi)在參考功率正負(fù)3dB之內(nèi)的所有采樣點： 其中Ref參考功率，即每個信息位的10個采樣點相近振幅最多點的集合；

（3）計算出SA，SB內(nèi)參考功率小6dB以上所有采樣點集合：

（4）對以上四個集合的點進行加權(quán)運算，考慮到本系統(tǒng)FPGA的性能，所有權(quán)值均為整數(shù)，其中點S0、S4、s5、s9運算權(quán)值是1，點S1、S3、S6、S8運算權(quán)值是2，點S2、S7的運算權(quán)值是3，則求的四個運算結(jié)果分別為A、B、C、D：

（5）對以上四個運算結(jié)果再次做如下運算：

Ri=A-B+C-D

R2= B-A+D-C

若R1>R2則該信息位為“1”，否則信息位的值為“o”。

1.3 數(shù)字濾波

為了消除ADS-B信號中的雜波，這里采用圖像應(yīng)用中的中值濾波算法。中值濾波的原理是將序列中一點的值，用該點領(lǐng)域內(nèi)各點值的中值來代替。

假設(shè)x1，X2，X3…Xn為一組信號序列，按照其大小排序為x1、x2、x3、…xn，則計算得到其中值數(shù)值y是

以上公式中，在一維情況下，中值濾波器是一個含有奇數(shù)個采樣點的滑動濾波窗口。則濾波器的輸出信號序列為：

2 硬件設(shè)計

2.1 系統(tǒng)設(shè)計

接收機通過1090MHz天線接收ADS-B的信號，并通過解調(diào)設(shè)備，得到解調(diào)信號，采用FPGA作為核心處理器，通過AD9233高速ADC轉(zhuǎn)換芯片采集信號，在FPGA中解算提取相關(guān)信息。其設(shè)計框圖如圖2所示。

2.2 前端硬件設(shè)計

前端設(shè)備采用了TA1090EC、BGM1013.TA0232.AD8313芯片，實現(xiàn)濾波和解調(diào)的功能，由于后端采用ADC轉(zhuǎn)換電路，所以此處不需要轉(zhuǎn)換為TTL電平信號，最大程度保證信號的完整性和真實性，提高解碼的高效性和降低誤碼率。原理圖如圖3所示。

2.3 ADC電路設(shè)計

ADC采樣電路需要滿足10MSPS的采樣速率，并且需要保證信號的適當(dāng)幅度。在這個模塊中，采用了ADI公司的AD9233芯片（電路圖如圖14），其采樣頻率可以達(dá)到125MHz，大大提高ADS—B接收機的信號采集效率：其分辨率為12位，能夠很好地識別小信號，還原真實信號，為后面的數(shù)字濾波提供數(shù)據(jù)。

2.3 FPGA電路設(shè)計

ADS-B信號的濾波和解碼都是通過FPGA實現(xiàn)的。FPGA電路采用Altera公司的EP4CE6E22C8N的芯片，外部通過AMS-1117系列的電源芯片實現(xiàn)3.3V、1.2V、2.5V的供電，并采用EPCS4SI8N作為FPGA的配置芯片。整個系統(tǒng)采用外部有源晶振50MHz作為系統(tǒng)時鐘，并通過時鐘分頻產(chǎn)生ADS—B信號的采樣和串口發(fā)送的時鐘信號。并預(yù)留了JTAG和AS的下載接口，以便實現(xiàn)FPGA的調(diào)試和下載。整個FPGA在AD S-B接收機中起到了信號的數(shù)字濾波、信號報頭識別、信號提取、CRC校驗、信息轉(zhuǎn)換為ASICⅡ碼和信息的發(fā)送等功能是AD S-B接收機的核心。

2.4 傳輸模塊設(shè)計

傳輸模塊實現(xiàn)的是FPGA與電腑之間的信息交換。利用FPGA的FIFO進行數(shù)據(jù)緩存，并通過該模塊發(fā)送到上位機中。為了提高信息的傳輸速率，傳輸模塊采用的是PL2303HX，實現(xiàn)了TTL和USB信號的轉(zhuǎn)換，將ADS-B信號轉(zhuǎn)換為AISC II碼傳遞到電腦上位機中。通過上位機解碼，提取相關(guān)的飛機的位置、速度、高度、經(jīng)緯度等信息，并顯示在界面上，原理圖如圖5所示。

3 軟件設(shè)計

3.1 總體設(shè)計

軟件設(shè)計包括ADC數(shù)據(jù)讀取、數(shù)字濾波、信息提取、CRC校驗、串口發(fā)送等幾個部分。通過讀取前端信號，并濾除相關(guān)的干擾信號，得到平滑信號，提取相關(guān)信息發(fā)送到上位機中。由于FPGA并行處理的特點，所以數(shù)據(jù)的濾波和數(shù)據(jù)的提取是流水線的處理方式：數(shù)據(jù)格式的轉(zhuǎn)換采用的是連續(xù)型賦值的方法，保證數(shù)據(jù)隨時更新；同時，數(shù)據(jù)的發(fā)送是獨立進行的，通過是否存在存儲數(shù)據(jù)來判斷是否發(fā)送：其流程圖如圖6所示。

3.2信號提取設(shè)計

ADS—B的信號經(jīng)過數(shù)字濾波之后，去掉干擾成分。在模式S應(yīng)答處理中，首先要完成的操作是報頭檢測，它是一切后續(xù)處理的前提和基礎(chǔ)，信號的提取主要是檢測信號的報頭起始部分，即檢測四個有效脈沖；檢測到報頭之后提取信號的有效功率，通過多振幅采樣點方法計算代碼，提取112位或56位消息。其流程圖如圖7所示。

3.3 串口程序設(shè)計

通過FPGA實現(xiàn)串口的設(shè)計，需要將數(shù)據(jù)送入FIFO中，然后從FIFO讀取相關(guān)的數(shù)據(jù)，發(fā)送到上位機中，保障數(shù)據(jù)的完整性。為了保證數(shù)據(jù)讀寫速率相同，這里的FIFO采用了讀寫時鐘同步的FIFO讀寫方式。在得到信號提取接收信號之后，讀取存儲ADS—B信息的數(shù)組，然后進行CRC校驗，如果校驗正確，轉(zhuǎn)化為ASICII碼，將數(shù)據(jù)寫入FIFO中，并改變FIFO的存儲狀態(tài)；同時，串口發(fā)送部分通過判斷FIFO的狀態(tài)信號來判斷是否發(fā)送信息，如果FIFO為空，則等待不為空信號；否則發(fā)送相關(guān)數(shù)據(jù)。具體流程圖如8所示。

3.4 RTL級原理圖

使用Verilog編寫了FPGA的實現(xiàn)程序，共包含數(shù)據(jù)處理部分、FIFO讀寫部分、串口發(fā)送部分和PLL部分，實現(xiàn)AD S-B信息的數(shù)字濾波、數(shù)據(jù)信息提取、數(shù)據(jù)讀寫和數(shù)據(jù)發(fā)送的功能。其RTL級原理圖如圖9所示。

4 實驗結(jié)果

利用MATLAB讀取接收機經(jīng)過模數(shù)轉(zhuǎn)換之后的數(shù)據(jù)，并通過MATLABGUI界面顯示，獲得圖10中的濾波前的信號：經(jīng)過MATLAB編寫中值濾波算法實現(xiàn)仿真驗證，測試中值濾波在AD S-B信號濾波中的實際效果，得到了圖10濾波之后的波形。從圖中可以看出中值濾波，能夠消除信號中的雜波干擾，使信號變得平滑，并且不改變信號的信號寬度和信號位置，僅僅消除了信號中的雜波干擾信號。

利用串口調(diào)試助手驗證濾波效果，在相同波特率下，經(jīng)過濾波之后的信號CRC校驗正確的數(shù)據(jù)要比對比實驗組的數(shù)據(jù)量大，由此可以看出該設(shè)計可以降低接收機的誤碼率。

4 結(jié)論

本文介紹的基于FPGA的AD S-B接收機的設(shè)計方法，采用了高速ADC轉(zhuǎn)換電路，通過數(shù)字濾波算法實現(xiàn)了信號的濾波，消除了雜波的干擾，采用了多振幅采樣點方法提取消息更加精確。系統(tǒng)采用了數(shù)字濾波的方法，降低了ADS-B信號的誤碼率，提高了設(shè)備的精確度。