基于低閾值單元的高性能低功耗設計方法＊

倪燦燦，趙振宇，唐皓月，曲連華，李 歡，李 鵬，鄧 全

（國防科學技術大學計算機學院，湖南 長沙410073）

1 引言

速度、功耗與面積是高性能微處理器芯片設計的主要性能指標，它們互相制約，難以兼得，因此在設計初始階段需要根據設計目標確定設計指標。以高速度為目標的設計，則難以避免功耗的增加；以低功耗為目標的設計，則必將引起性能下降。

過去數十年中已經出現很多高性能與低功耗的均衡設計，突出的有多閾值電壓技術［1］、多電源電壓技術以及單元尺寸優化技術。文獻［2］提出在關鍵路徑上使用低閾值電壓單元來滿足電路的時序要求，在非關鍵路徑上使用高閾值電壓單元來降低電路的靜態功耗。文獻［3］指出器件尺寸調整與雙閾值電壓方法結合，可獲得更高的性能。文獻［4］指出閾值電壓技術與時鐘門控相結合是高性能低功耗設計的最優組合方式。然而，對于低功耗設計中的多閾值電壓技術，目前低閾值電壓除了用于時序優化之外，都是單一的使用高閾值單元來降低功耗，而忽略了低閾值單元在低功耗設計中的價值。

基于低閾值單元的優勢，本文重點研究高速情況下，如何用低閾值單元做低功耗設計。研究先從標準單元庫展開，介紹常用設計選擇單元庫和單元的方式；然后在相同延時下對組合邏輯單元和時序邏輯單元進行內部功耗分析；接著用反相器鏈時序電路來驗證低閾值電壓在相同周期下做低功耗設計；最后用Benchmark和AES電路在兩種閾值下相同時鐘周期的情況分別綜合，分析各個相同時鐘周期下的最佳低功耗設計的閾值電壓?！?br>