基于FPGA的1553B 總線的接口設計

張惠宇宸，王曉曼，劉 鵬，仵宗欽，葉琳琳，張立媛

(長春理工大學a.電子信息工程學院;b.空地激光通信技術國防重點學科實驗室，長春130022)

0 引 言

隨著航空航天事業的發展，衛星的綜合電子系統與單機設備之間的通信網絡成為電子綜合化最關鍵的基礎設施。而衛星的高實時性和機動性對星載電子通信系統提出了更高的要求。基于1553B建立的電子通信系統具有高效性和可靠性，經常用于條件苛刻的通信系統。衛星采用1553B總線與星載通信載荷分系統、中心處理單元、綜合管理單元、執行單元、驅動單元以及電源控制單元等進行通信。

隨著半導體技術的發展，FPGA(Field Programmable Gate Array)的集成度越來越高且價格適中，所以筆者提出一種基于FPGA的MIL-STD-1553B(Military Standard 1553 Bus)數據總線接口卡的設計方案，包含MIL-STD-1553B總線的接口模塊，不需要大量的外圍電路，使用方便。

1 MIL-STD-1553B數據傳輸總線協議

MIL-STD-1553B數據傳輸總線的工作頻率為1 Mbit/s［1］。數據以曼徹斯特雙極性碼的形式進行傳輸，以半雙工的方式進行工作。總線上的硬件部分主要由總線控制器(BC:Bus Controller)、遠程終端(RT:Remote Terminal)以及總線監控器(MT:Monitor)組成。

BC是總線上發起數據傳輸的唯一終端，即建立總線數據傳輸任務的終端［2］。

RT是總線上任務的執行終端，在總線控制器的控制下發送數據或接收數據［3］。

MT記錄總線上的數據傳輸情況，但其本身不進行數據通信［4］。

1553B總線采用可屏蔽雙絞線，以數字信號的形式進行數據傳輸。

1553B協議規定傳輸一個消息的完整過程應該包括命令字，數據字和狀態字。每種字的字長為20位，有效位是16位，每種字的前3位為同步字頭，而最后1位是奇偶校驗位。……