基于FPGA車地通信解調(diào)的設(shè)計(jì)與實(shí)現(xiàn)

閆 琦

(北京全路通信信號(hào)研究設(shè)計(jì)院有限公司，北京 100073)

基于FPGA車地通信解調(diào)的設(shè)計(jì)與實(shí)現(xiàn)

閆 琦

(北京全路通信信號(hào)研究設(shè)計(jì)院有限公司，北京 100073)

TWC系統(tǒng)是信息傳輸?shù)拿浇椋谡麄€(gè)系統(tǒng)中起著承上啟下的作用，是滿足車載ATC設(shè)備對(duì)信息傳輸和精確停車要求的關(guān)鍵系統(tǒng)。隨著ATC的發(fā)展，既有TWC已經(jīng)逐漸不能滿足需求，需要對(duì)其通信速率進(jìn)行升級(jí)。針對(duì)既有TWC存在的問題，探討TWC的改進(jìn)方案與實(shí)現(xiàn)方式，提升列車停車精確度，減小芯片停產(chǎn)造成的系統(tǒng)停用風(fēng)險(xiǎn)。

TWC系統(tǒng)；FPGA；車載ATP設(shè)備

1 概述

FZL300型ATC系統(tǒng)采用H10型車地通信環(huán)線（TWC）實(shí)現(xiàn)車地通信，可以把聯(lián)鎖的屏蔽門信息和ATS的ATO控車信息（包括站停時(shí)間、系統(tǒng)時(shí)鐘、運(yùn)行等級(jí)等信息）發(fā)送給車載ATC設(shè)備，同時(shí)把車載ATC設(shè)備的狀態(tài)信息和停穩(wěn)停準(zhǔn)信息發(fā)送給聯(lián)鎖和ATS[1]。

TWC系統(tǒng)在ATC系統(tǒng)中起著信息傳遞的作用，TWC系統(tǒng)把車載停穩(wěn)停準(zhǔn)等信息發(fā)送給聯(lián)鎖和ATS，同時(shí)把聯(lián)鎖發(fā)出的屏蔽門信息和ATS發(fā)出的信息傳遞給列車。當(dāng)列車進(jìn)站時(shí)，TWC系統(tǒng)從同步載頻中提取出過交叉點(diǎn)信息，發(fā)送給車載ATP和ATO，用于精確停車。

TWC是利用電磁感應(yīng)原理實(shí)現(xiàn)軌旁環(huán)線和車載環(huán)線之間的信號(hào)傳輸，利用FSK（頻移鍵控）實(shí)現(xiàn)數(shù)字信號(hào)的模擬傳輸。

TWC目前使用的有FZL.H10型TWC和FZL.H20型TWC；隨著通信需求的增大，已有的TWC存在通信速率低的問題，目前還面臨解碼芯片停產(chǎn)等問題，因此需要對(duì)TWC進(jìn)行改進(jìn)升級(jí)。

2 TWC的改進(jìn)

為解決通信速率低、解碼芯片供應(yīng)量不穩(wěn)定的問題，本文探討使用FPGA替代既有解碼芯片實(shí)現(xiàn)信號(hào)的調(diào)制解調(diào)，從根本上對(duì)TWC系統(tǒng)進(jìn)行優(yōu)化，改進(jìn)后TWC系統(tǒng)框如圖1所示。

軌旁TWC室內(nèi)設(shè)備由編解碼板、功放濾波解調(diào)板和電源板組成。編解碼板通過CAN或者以太網(wǎng)接收聯(lián)鎖或者ATS的信息，并將此信息通過串口傳送至功放板中，功放板經(jīng)過FSK編碼，將比特流中1調(diào)制為頻率為110 k的正弦信號(hào)，0調(diào)制為頻率為100 k的正弦信號(hào)；經(jīng)過放大器將輸出信號(hào)輸出至軌旁TWC室外設(shè)備即短環(huán)線。濾波解調(diào)板通過短環(huán)線接收車載天線傳送的信號(hào)，經(jīng)過解調(diào)得到數(shù)據(jù)幀，通過串口發(fā)送到編解碼板中，編解碼板將數(shù)據(jù)幀返回到聯(lián)鎖或ATS中。

圖1 改進(jìn)后TWC系統(tǒng)框圖

車載TWC設(shè)備與軌旁類似，通過發(fā)送接收天線與地面短環(huán)線進(jìn)行數(shù)據(jù)傳輸，編解碼板與車載ATP和ATO進(jìn)行通信，同時(shí)，向功放板傳輸數(shù)據(jù)，通過解調(diào)發(fā)送至發(fā)送天線，濾波解調(diào)板對(duì)接收天線接收到的信號(hào)進(jìn)行解調(diào)，得到數(shù)據(jù)幀，通過串口發(fā)送至編解碼板。

3 TWC改進(jìn)方案的實(shí)現(xiàn)

濾波解調(diào)板將接收的信號(hào)經(jīng)過100 k的濾波器，再經(jīng)過AD電路采集接收到的信號(hào)，在FPGA中對(duì)該信號(hào)進(jìn)行處理，得到最終的數(shù)據(jù)幀，通過串口發(fā)送到編解碼板，如圖2所示。

圖2 濾波解調(diào)板結(jié)構(gòu)圖

FPGA中，首先產(chǎn)生頻率為90 k的正弦信號(hào)，將采集到的信號(hào)經(jīng)過混頻得到低頻的10 k和20 k信號(hào)。利用FPGA自帶的IP核可產(chǎn)生所需的正弦信號(hào)。混頻后需通過一個(gè)低通濾波器濾去產(chǎn)生的高頻信號(hào)。

低通濾波器一般采用FIR濾波器實(shí)現(xiàn)，但是FPGA資源有限，F(xiàn)IR濾波器需要大量的乘法器，且采用頻率高，濾波器需要工作在很高的頻率，造成的功耗也比較大。因此采用CIC濾波濾去高頻[2]。CIC濾波主要參考采樣頻率、降采樣率、阻帶衰減等來確定參數(shù)，可以通過Matlab仿真來獲取參數(shù)。CIC抽取濾波器結(jié)構(gòu)如圖3所示。

圖3 CIC抽取濾波器結(jié)構(gòu)圖

經(jīng)過CIC濾波得到10 k和20 k固定頻率的信號(hào)，可以通過相干解調(diào)實(shí)現(xiàn)信號(hào)的解調(diào)。相干解調(diào)也叫同步檢波，它適用于所有線性調(diào)制信號(hào)的解調(diào)。實(shí)現(xiàn)相干解調(diào)的關(guān)鍵是接收端要恢復(fù)出一個(gè)與調(diào)制載波嚴(yán)格同步的相干載波。恢復(fù)載波性能的好壞，直接關(guān)系到接收機(jī)解調(diào)性能的優(yōu)劣，因此需要對(duì)載波進(jìn)行同步。設(shè)置傳輸?shù)耐酱a為0101，對(duì)CIC濾波后的信號(hào)與0101的波形進(jìn)行調(diào)制，檢測(cè)得到同步的位置，從而實(shí)現(xiàn)對(duì)一幀數(shù)據(jù)的解調(diào)。在FPGA中存儲(chǔ)10 k和20 k的0、45°、90°、135°相位的波形，與CIC之后信號(hào)進(jìn)行調(diào)制，通過對(duì)比即可得到該位的比特流。CIC濾波器Matlab仿真如圖4所示。

4 改進(jìn)后的結(jié)果

使用Modelsim進(jìn)行仿真，給定輸入為頻率100 k和110 k的FSK信號(hào)，數(shù)據(jù)碼率為10 kbit，數(shù)據(jù)開始發(fā)送同步碼0101。AD采集精度為12位，采樣率為2 M。利用DDS產(chǎn)生90 k的正弦信號(hào)，與輸入信號(hào)進(jìn)行混頻，利用CIC濾波器濾掉高頻信號(hào)，得到10 k和20 k的低頻信號(hào)。再將低頻信號(hào)與FPGA中存儲(chǔ)的0101信號(hào)（預(yù)存8個(gè)相位的信號(hào)）進(jìn)行卷積，當(dāng)卷積結(jié)果超過閾值時(shí)即視為同步有效。同步點(diǎn)后，對(duì)10 k的信號(hào)分別與預(yù)存的10 k和20 k信號(hào)（相位與同步得到的一致）分別進(jìn)行卷積，得到的較大結(jié)果即為對(duì)應(yīng)的比特位，從而實(shí)現(xiàn)最終的解調(diào)。CIC濾波Modelsim仿真如圖5所示。

仿真可以看到，混頻之后能夠得到低頻信號(hào)，但是仍然有較大的高頻混疊。經(jīng)過CIC濾波和CIC補(bǔ)償之后，可以得到較好的低頻波。

信號(hào)調(diào)制后，通過與預(yù)存的0101信號(hào)進(jìn)行卷積，最終得到同步點(diǎn)，如圖6所示。

圖4 CIC濾波器Matlab仿真

圖5 CIC濾波Modelsim仿真

圖6 同步點(diǎn)計(jì)算Modelsim仿真

在同步點(diǎn)后對(duì)信號(hào)進(jìn)行相干解調(diào)，通過仿真可以看到，對(duì)于每一個(gè)比特，其與頻率相同的波形進(jìn)行調(diào)制能夠得到較大的值；相反，與另一個(gè)頻率的波形進(jìn)行調(diào)制結(jié)果則比較小，即基本滿足正交得到的效果。通過兩個(gè)波形調(diào)制后得到結(jié)果即可判斷當(dāng)前比特為0還是1，從而實(shí)現(xiàn)對(duì)數(shù)據(jù)的解調(diào)。通過串并轉(zhuǎn)換可解析到當(dāng)前幀的數(shù)據(jù)。通過仿真可以看出，改進(jìn)后TWC的解調(diào)可以得到很好的效果，通信速率可由1.2 kbit/s提升至10 kbit/s。由于AD采集精度較高，實(shí)際測(cè)試時(shí)在較小幅度下的波形仍然可以解析到，基本可以滿足現(xiàn)場(chǎng)的使用。相關(guān)解調(diào)Modelsim仿真如圖7所示。

圖7 相干解調(diào)Modelsim仿真

5 結(jié)論

本文研究的TWC系統(tǒng)采用FPGA代替解碼芯片，不僅將TWC系統(tǒng)的通信速率提升將近10倍，而且規(guī)避了解碼芯片停產(chǎn)可能造成的成本提升或停產(chǎn)風(fēng)險(xiǎn)。FPGA為可編程邏輯器件，兼容性較強(qiáng)的FPGA可由其他FPGA完美代替，無需變更系統(tǒng)設(shè)計(jì)。且FPGA具備編程的靈活性，便于日后進(jìn)一步升級(jí)。

[1]孫吉良.中低速磁浮交通運(yùn)行控制系統(tǒng)車地雙向通信設(shè)備的研究[J].鐵路通信信號(hào)工程技術(shù)，2013，10（5）：52-57.

[2]蓋鵬翱，趙笛.CIC濾波器的原理及FPGA實(shí)現(xiàn)[J].無線通信技術(shù)，2005（4）：52-55.

As the transmission medium, TWС system transmits information among different equipment, and it is a key system for meeting requirements of onboard ATС equipment for information transmission and train stop accuracy. With the development of ATС, the existing TWС system cannot meet the requirements of ATС, so it is necessary to improve the communication rate of the TWС system. This paper discusses the improvement solution of the TWС system and implementation methods in view of the problems of the existing TWС system, in order to improve train stop accuracy and reduce risks of the system due to suspend production of chips.

TWС system; FPGA; on-board ATP equipment

10.3969/j.issn.1673-4440.2015.01.013

2014-05-16）