基于FPGA+DSP的雷達信號處理模塊設計

【摘要】為了進一步提高雷達信號處理系統的實用性和穩定性，在雷達原始視頻信號的處理、傳輸和存儲的基礎之上，FPGA與DSP通過最新的處理技術兩者相結合，通過系統軟件設計，降低設備成本以及降低功耗，同時解決傳統雷達信號處理系統的問題。

【關鍵詞】FPGA和DSP;雷達信號處理系統;數字信號護理;圖像壓縮

引言

現在為止傳輸錄取視頻的方法被交通系統廣泛采用。錄取視頻系統優點所在就是低的系統傳輸率已經降低系統設計成本。然而不足之處也很突出，簡化錄取的視頻回波形狀，顯示目標在雜波適應門限以上，錄取視頻系統的雷達信息會因為錄取器的鼓掌而丟失。

利用最新、最快發展的FPGA和DSP芯片，融合得到高速雷達原始視頻信號采集、處理系統，此設計性價比較好。

1.雷達信號處理機方案設計

1.1 雷達信號處理的目的

信號處理依靠機載雷達的占比越來越大，經過AD數據后以真空方式對數字脈壓進行處理、轉換和重排數據格式、加權降低頻譜副瓣電平，根據濾波匹配或者相參積累（FFT或DFT ）、一維或二維CFAR方式處理依照重復頻率進行、點跡目標通過跟蹤實測角等運算傳送給數據處理機。[1]空地方式下通過處理地圖（如RBM和SAR）等相關圖像成像，傳送給線控處理機的是轉換的坐標顯示數據。

完成上述任務，充分滿足系統實時性要求的信號處理模塊為性能較高的DSP芯片與基于百萬門級可編程邏輯處理器件FPGA，通用化的信號處理模塊是設計的基本指導思想，減少開發經費以及縮短研制機載雷達系統的周期，根據小同要求，為了方便用戶使用可通過軟件自行修改參數。

1.2 系統模塊化設計方案

系統功能模塊如圖1所示，主要包括信號處理所必須的脈沖壓縮模塊、為MTD模塊作準備的數據重排模塊、FIR濾波器組模塊、求模模塊、恒虛警處理模塊和顯示數據存儲模、雷達同步信號和內部處理同步產生模塊、自檢數據產生模塊以及小同測試點測試數據采樣存儲模塊。

這些模塊令系統功能更加豐富，方便研究者測試和觀察信號處理各個功能模塊的工作情況。

圖1 設計結構框圖

主要功能模塊的具體功能描述如下：

（1）作為信號處理的第一步的正交采樣，要為手續處理提供高質量數據，首先依靠A/D轉換器對中頻接收機輸出的信號進行采樣，再正交解調，以獲得中頻信號的基帶信號（也稱為中頻信號的復包絡）的I，Q兩路正交信號，[2]首要考慮的問題是采樣的速率和精度，應當限制采樣系統引起的失真在后續信號處理任務所要求的誤差范圍內。

（2）當發射峰值功率受到限制時，脈沖壓縮模塊使用匹配濾波器保持能量不變，將接受到的寬賣信號變成窄脈沖，得到高距離分辨率和遠探測距離，很好的解決了雷達作用距離與距離分辨力的矛盾。

（3）為了提高雷達的抗干擾能力，改善雜波背景下檢測運動目標的能力，MTD模塊依靠各種濾波器，濾出雜波從而取出運動目標的回波。

（4）確保輸出端虛警概率保持恒定，恒虛警模塊可自適應調整地門限代替固定門限根據觀測目標的背景雜波大小，雜波功率或其他參數有變化的情況下，預防在雜波干擾增大時虛警概率過高。

2.系統軟件設計

FPGA內部功能模塊設計和DSP控制程序設計是雷達信號處理機軟件設計的兩個方面。

2.1 FPGA內部功能模塊設計

系統軟件的核心內容是FPGA內部功能模塊的設計，主要功能設計分別為處理雷達回波數字信號、DSP接口、其他對外接口邏輯。此系統的核心為處理雷達回波信號，系統的硬件實現包括數字正交解調、脈沖壓縮處理、MTD、恒虛警處理等。此外，FPGA還要將連接與計算機、DSP和數據模擬轉換器之間的通訊作用完成。在與經常用的計算機進行接口連接時使用了RS-232串行接口，將FPGA以及DSP之間的數據轉換以及儲存利用DSP經過EMIF得以實現連接。所以在進行設計FPGA時主要對以下四部分進行邏輯設計：

第一DSP的接口連接的邏輯設計;

第二RS232接口連接的邏輯設計;

第三，輸出數據部分的邏輯設計;

第四，用于計算信號處理的方法邏輯設計。

2.2 DSP控制程序設計

DSP通過EMIF連接FPGA，實現數據轉換，在整個系統中起到的作用是控制及調整。接受程序和串口程序是系統DSP軟件設計的兩部分，FPGA讀取目標是在接受程序完成后處理結果任務，存儲接受數據的為內部RAM。信號進入下位數據處理系統發送任務前提是串口程序完成處理。

3.雷達回波圖像的壓縮

雷達回撥信號經過DSP處理后依靠PCI總線送入主機，要對此進行壓縮，其目的是利于進一步的傳輸和存儲。

在一維和二維上均可進行信號壓縮。以時間t為坐標的信號，同一個雷達脈沖周期內，前面的雜波抑制處理就是基于一維。則二維就是把N個相鄰重復周期脈沖回波組成MxN的回波圖像，其中M為一個雷達周期內視頻回波信號采樣樣點數。[3]雷達回波與圖像信號的起伏特性非常相似，為了防止引起重構信號的失真，因此依靠雷達回波圖像分雜波。

根據上述的原理，出發點基于小基波的選取、采納的算法、小波尺度以及處理邊界方法和處理闌值方法等多個角度，再參照雷達信號抑制雜波算法進行選取，經過證實非降樣算法的4尺度H as：小波較為滿足條件，計算過程中處理方法為硬闌值和周期拓展的邊界處理方式。原始雷達信號和加入瑞利噪聲的仿真信號處理前后的效果可從圖2看出，信雜比有了很大改善，只因信號經過了雜波抑制處理。

圖2 仿真信號雜波抑制前后效果比較

4.結束語

綜上所述，本文通過將FPGA和DSP完美的結合，利用FOGA實現雜波抑制處理，依靠DSP進行數據的壓縮，降低系統中數據傳輸和存儲的成本，系統的實時性得到了大大的提高，從而有利于系統集成性的提高。

參考文獻

[1]許爽，索繼東，趙慶凱.基于FPGA和DSP的雷達信號處理系統[A].中國航海學會通信導航專業委員會.中國航海學會通信導航專業委員會2003學術年會論文集[C].中國航海學會通信導航專業委員會，2003：5.

[2]閆大偉，吳軍，向建軍.基于FPGA+DSP的雷達信號處理模塊的設計[J].電子技術應用，2010，09：61-63+67.

[3]張靜，索繼東.基于FPGA和DSP的雷達信號處理系統的設計[J].大連海事大學學報，2002，02：69-72.

作者簡介：李志成（1973—），揚州723所工程師。