脈沖調(diào)制信號(hào)載波頻率測(cè)量模塊設(shè)計(jì)

摘 要：本文介紹了一種脈沖調(diào)制信號(hào)載波頻率測(cè)量模塊的設(shè)計(jì)技術(shù)，對(duì)模塊電路的設(shè)計(jì)流程進(jìn)行了闡述，重點(diǎn)描敘了各級(jí)電路的實(shí)現(xiàn)方法；最終研制出高性能的載波頻率測(cè)量模塊

關(guān)鍵詞：頻率比較法；頻率合成器；CPLD

中圖分類號(hào)：TN787 文獻(xiàn)標(biāo)識(shí)碼：A 文章編號(hào)：1674-7712 （2014） 14-0000-02

隨著雷達(dá)、電子對(duì)抗和導(dǎo)航技術(shù)的發(fā)展，對(duì)脈沖調(diào)制信號(hào)載波頻率的測(cè)試越來越多，對(duì)頻率測(cè)試指標(biāo)越來越高，機(jī)載電子設(shè)備在裝機(jī)前，需要地面臺(tái)模擬器對(duì)其發(fā)射信號(hào)的載波頻率進(jìn)行測(cè)量。

早期地面模擬器通常采用周期測(cè)量法來進(jìn)行載波頻率的測(cè)量，不足的是頻率分辨率不高，為獲得高分辨率，現(xiàn)在模擬器采用頻率比較法研制高速、高分辨率的頻率測(cè)量模塊設(shè)脈沖調(diào)制信號(hào)載波頻率的測(cè)量原理。

脈沖調(diào)制信號(hào)載波頻率即調(diào)制脈沖中的正弦波，想要測(cè)量這種信號(hào)的頻率，需要設(shè)法給計(jì)數(shù)器加上門控電路，通過正確的控制計(jì)數(shù)器門寬度，從而完成對(duì)脈沖信號(hào)載波頻率的測(cè)量；具體實(shí)現(xiàn)上述測(cè)量原理的電路要復(fù)雜的多；常用的有周期法測(cè)量和頻率比較法兩種電路實(shí)現(xiàn)方法。

周期法測(cè)量法是用計(jì)算計(jì)數(shù)器測(cè)量中頻信號(hào)的周期，再用中頻信號(hào)的周期計(jì)算中頻信號(hào)頻率的一種方法。如圖1所示；周期法測(cè)量法的缺點(diǎn)在于對(duì)主閘門和計(jì)算計(jì)數(shù)器的要求較高；頻率分辨率不高。

頻率測(cè)量法和周期測(cè)量法一樣，采用調(diào)制脈調(diào)制包絡(luò)形成主閘門控制脈沖控制計(jì)數(shù)個(gè)數(shù)，在控制脈沖寬度T的時(shí)間內(nèi)，計(jì)數(shù)器1計(jì)得的脈沖數(shù)目為：n=fIτ，計(jì)數(shù)器2計(jì)得的脈沖數(shù)目為：m=fLτ，由此求得的被測(cè)頻率為：fx=NfL+fI=NfL+n/mfL。從數(shù)學(xué)表達(dá)式可以看出，只要本振頻率穩(wěn)定度足夠高，計(jì)數(shù)個(gè)數(shù)n和m誤差不大，周期測(cè)量法可以實(shí)現(xiàn)很高的精度。

一、脈沖調(diào)制信號(hào)載波頻率測(cè)量模塊設(shè)計(jì)

（一）技術(shù)要求

工作頻率為1025～1050MHz；頻率間隔1MHz；脈沖對(duì)編碼為12μs，脈寬4μs，重復(fù)頻率為50Hz～150Hz；頻率分辨率0.01MHz，鎖定時(shí)間5s。

（二）方案設(shè)計(jì)

根據(jù)技術(shù)要求，采用頻率比較法測(cè)量脈沖調(diào)制信號(hào)載波頻率，工作原理如下敘述：被測(cè)的輸入信號(hào)經(jīng)混頻器下變頻后形成25MHz～50MHz的中頻信號(hào)，經(jīng)中放電路放大后分成兩路：一路經(jīng)放大整形形成與中頻信號(hào)同頻率的脈沖信號(hào)送往CPLD電路；另一路經(jīng)檢波整形形成脈沖包絡(luò)信號(hào)送往CPLD電路；在CPLD中進(jìn)行信息處理后輸出載波頻率數(shù)值；頻率合成器產(chǎn)生1000MHz和200MHz的信號(hào)；1000MHz作為混頻器的本振信號(hào)，200MHz作為CPLD電路的工作時(shí)鐘。

1.混頻器和中放設(shè)計(jì)。混頻器電路包括混頻器和LC濾波器，混頻器選用MACOM公司的M4TH，頻率范圍寬，工作可靠；LC濾波器用于濾除帶外信號(hào)。

中放采用兩級(jí)低噪聲放大器級(jí)連放大，將混頻器輸出的微弱信號(hào)放大成0dBm；低噪聲放大器采用萬通公司的WHM19-3032AE，噪聲系數(shù)為<0.9dB，增益30dB，因增益高，為避免自激，放大器之間加6dB衰減器進(jìn)行隔離。

2.放大整形和檢波整形設(shè)計(jì)。因被測(cè)信號(hào)為正弦波，而CPLD接收的為數(shù)字信號(hào)，需要將輸入的正弦波轉(zhuǎn)換為脈沖信號(hào)，在設(shè)計(jì)中采用整形電路完成此項(xiàng)功能；放大整形采用ADI公司的高速比較器AD8611，將輸入的被測(cè)正弦波信號(hào)轉(zhuǎn)換成同頻率的脈沖信號(hào)送往CPLD電路；AD8611在100MHz信號(hào)輸入時(shí)，延遲4ns，具有鎖存和互補(bǔ)輸出，電平為L(zhǎng)VTTL。檢波整形ADI公司的高速比較器AD8310電路，用于檢測(cè)輸入信號(hào)的脈沖包絡(luò)。

3.頻率合成器設(shè)計(jì)。頻率合成器設(shè)計(jì)采用HITTITE公司的分?jǐn)?shù)/整數(shù)PLL電路HMC830LP6GE；其內(nèi)部集成寬帶壓控震蕩器（VCO）

工作頻率范圍為25MHz～3000MHz，除環(huán)路濾波器外，它集成了一個(gè)PLL頻率合成器的其他所有器件；使用時(shí)只需加上電源、晶振和環(huán)路濾波器，即可構(gòu)成一個(gè)完整且可靠性很高的頻率合成器；電路簡(jiǎn)潔，結(jié)構(gòu)緊湊。符合模塊小型化，輕兩化的要求。

通過芯片的數(shù)字SPI串口對(duì)內(nèi)部的寄存器進(jìn)行編程：SCK為時(shí)鐘，SDI為數(shù)據(jù)，SEN為寫使能；SDI為高電平即開始寫，SDI先輸入6位寄存器地址，再輸入24位數(shù)據(jù)，在每一個(gè)時(shí)鐘上升沿，數(shù)據(jù)被送入相應(yīng)的寄存器，高位先進(jìn)。采用CPLD對(duì)進(jìn)行HMC830LP6GE控制；接口靈活，高速可靠。

用Hittite公司PLL設(shè)計(jì)軟件Hittite PLL Design進(jìn)行環(huán)路濾波器設(shè)計(jì)；為不引入有源器件的電源噪聲，采用兩階無源濾波器，經(jīng)優(yōu)化設(shè)計(jì)后的環(huán)路濾波器參數(shù)為：帶寬74KHz相位裕量70。

在電路中采用PTI公司的溫補(bǔ)晶振XO3086-50MHz作為參考時(shí)鐘，采用線形穩(wěn)壓器供電；頻率合成器生成1000MHz正弦波信號(hào)，經(jīng)功分器后分成兩路，一路放大后送往混頻器，另一路五分頻濾波后形成200MHz信號(hào)送往CPLD電路。

4.CPLD電路設(shè)計(jì)。LC4512V-75T176I是Lattice公司的高性能、低功耗、高密度的CPLD電路，供電為3.3V，輸入輸出端口可適應(yīng)3.3V和5V電平；其速度快，集成度高，可在線編程，宏單元為256個(gè)，I/O數(shù)為128個(gè)，速度最大為300MHz設(shè)計(jì)軟件為ispLEVER，采用VHDL語言編程。CPLD電路的難點(diǎn)在于設(shè)計(jì)合適的閘門時(shí)間，優(yōu)化后的閘門電路框圖見圖2。

（三）優(yōu)化設(shè)計(jì)

頻率測(cè)量模塊內(nèi)部有晶振、頻率合成器，混頻器、分頻器和CPLD；晶振、頻率合成器，混頻器、分頻器均屬于噪聲敏感器件，CPLD屬于大規(guī)模數(shù)字電路，為保證測(cè)量模塊的性能，除了在原理設(shè)計(jì)和元器件選擇上精心挑選外，還應(yīng)在電路布局、接地、供電及屏蔽方面采取措施：在結(jié)構(gòu)上根據(jù)信號(hào)流向；晶振、頻率合成器，混頻器、分頻器和CPLD各放一個(gè)腔體內(nèi)，腔體之間通過微帶電容連接；CPLD；晶振、頻率合成器電源采用各自獨(dú)立的線形穩(wěn)壓器供電；以截?cái)嘣肼曂ㄟ^電源線傳遞。

為實(shí)現(xiàn)產(chǎn)品的小型化、輕量化，電路選用表貼器件，介質(zhì)基板選用厚度為0.635mm，介電常數(shù)為10的陶瓷基板；并采用貼片機(jī)進(jìn)行組裝。

二、測(cè)試結(jié)果

將各個(gè)單元電路及微波介質(zhì)基板用微封裝技術(shù)進(jìn)行組裝，實(shí)現(xiàn)了一種小型化的頻率測(cè)量模塊的制作，實(shí)測(cè)指標(biāo)如下：頻率分辨率0.01MHz；鎖定時(shí)間3S。

三、結(jié)束語

文中介紹了沖調(diào)制信號(hào)頻率測(cè)量模塊的設(shè)計(jì)原理和具體實(shí)現(xiàn)方法，該設(shè)計(jì)具有電路簡(jiǎn)潔、結(jié)構(gòu)緊湊、工作可靠的特點(diǎn)，經(jīng)測(cè)試證明，該電路具有良好的通用性；通過改變頻率合成器的頻率和CPLD的軟件設(shè)計(jì)，可使用于各個(gè)波段，滿足更高工作頻率和不同脈寬調(diào)制信號(hào)的需要。

參考文獻(xiàn)：

[1]陳邦嬡.射頻通信電路[M].北京：國防工業(yè)出版社，2008.

[2]李立功.現(xiàn)代電子測(cè)試技術(shù)[M].北京：電子工業(yè)出版社，2000.

[作者簡(jiǎn)介]張二劍（1976-），男，本科，工程師，研究方向：儀表計(jì)量及設(shè)計(jì)。