AVS編碼器中變換量化和掃描的FPGA設計

楊洪敏，王祖強，徐 輝

（山東大學 信息科學與工程學院，山東 濟南 250100）

AVS（Audio Video coding Standard）標準是由我國獨立制定的具有自主知識產權的視頻編碼標準[1]，采用了與H.264類似的技術框架[2]，但其編碼效率比國際標準MPEG-2高 2～3倍，與 H.264相當，但存儲要求和算法復雜度比H.264低，更便于硬件實現[3]。

變換、量化和掃描在AVS視頻編碼過程中占有很重要的地位，它是AVS編碼中數據處理的中間部分，即將殘差數據經過變換、量化和掃描后傳到熵編碼部分，所以算法的優劣和實現架構對AVS視頻編碼器的性能有很大的影響。本文為了提高AVS視頻編碼器的處理速度，結合了國內外學者的設計思想提出了一種變換、量化與掃描模塊結構，在消耗邏輯資源允許的情況下提高了處理速度，達到了速度和面積的平衡。

本文以實現1 080i、30 f/s格式視頻實時高清編碼為目標，結合AVS標準中變換、量化和掃描的特點，設計了一種高速并行流水線結構。通過對整數變換模塊內部結構的優化和一維整數變換模塊的復用，節省了硬件資源。量化和一維變換模塊內部均采用3級流水線處理。掃描模塊采用從首尾兩端同時開始掃描的方法，完成一個8×8塊的掃描僅需要33個時鐘周期，節約了掃描的時間。

1 整數變換和掃描算法分析

1.1 整數變換

早期的視頻編碼標準往往采用浮點DCT來去除視頻圖像的空間冗余，而浮點變換不適合在數字硬件環境中實現。在實際中，常采用整數近似的DCT代替浮點DCT來編碼視頻圖像，不僅可以保持浮點變換的編碼性能，而且能夠大大減少計算復雜度。但是整數DCT近似有可能出現編解碼器采用不同的DCT和IDCT的情況，這種情況會導致解碼圖像的誤差漂移[1]。為了避免這個問題，AVS采用 8×8的二維整數變換，變換公式如下[1]：

其中，X為殘差系數矩陣，T8為 8×8變換矩陣，有：

可見，變換矩陣T8具有奇數行奇對稱和偶數行偶對稱的特性，這為后文整數變換模塊的優化提供了條件。

1.2 掃描

1976年，Tescher在他的自適應變換編碼方案中首次提出DCT系數的高效組織方式——Zig-Zag掃描。此掃描方式成為DCT系數高效熵編碼前所常用的預處理技術，并一直沿用至今。通常把掃描中遇到的非零系數記為level，一個非零系數前的連續零系數游程記為 run[1]。掃描后的系數被組織成（run，level）對。傳統的 Zig-Zag掃描從低頻系數開始逐個掃描，掃描一次需要64個時鐘周期，如圖1所示。

圖1 傳統Zig-Zag掃描

2 硬件結構

系統工作頻率為100 MHz時，實現 AVS高清1 920×1 088、30 f/s格式視頻的實時編碼，一個宏塊的處理時間為4 085 ns，即不超過408個時鐘周期，否則就不滿足高清編碼的要求。

本文提出了一種高效簡潔的變換、量化和掃描系統結構，硬件結構及數據流如圖2所示?？刂颇K依據緩存寄存器組的狀態產生輸入殘差數據命令，每個周期讀入一列殘差數據。殘差數據經過變換后送入量化模塊進行量化。量化數據保存到緩存寄存器組，由掃描模塊控制并進行掃描，掃描模塊輸出(run，level)對。變換和量化模塊內部都采用流水線結構。

圖2 整體硬件結構及數據流圖

2.1 變換模塊

變換模塊是將當前塊的殘差系數矩陣轉換為變換系數矩陣的一個過程，其結構框圖如圖3所示。此設計采用一維變換和轉置矩陣實現二維變換，與參考文獻[4]中的設計相比節約了硬件資源。參考文獻[5]中轉置操作由RAM實現，本文中轉置操作由8×8的寄存器組實現，避免了訪問RAM造成的延時，便于后續的并行流水線處理。參考文獻[6]中整數變換采用了蝶形算法，其缺點是需要對變換后的結果進行重排序。參考文獻[7]提出了一種快速有效的變換方法，但是資源消耗大。本文對整數變換的方法進行了優化，節約了不必要的硬件資源和時鐘。

圖3 整數變換結構框圖

下面主要介紹一維整數變換過程。設AVS的一維整數變換的輸入、輸出變量分別為：

根據Y=T8×X，把8個輸出元素展開成以下組合，其中 T8為8×8的變換矩陣：

再定義 12個中間變量 M0～M11：

其中所有的乘法均可化為移位操作，重新整理后得到輸出：

由以上算法可以看出，一維變換模塊只需要移位和加法操作，既方便硬件實現，還節省了硬件資源。經計算，此一維變化模塊共需要40個加法器，比參考文獻[7]中的一維變換節省了加法器和移位器。

設計中對變換采用流水線的處理方法[7]，先進行列變換，然后進行行變換，單步變換為3級流水線結構。變換模塊中，第 1時鐘周期進行并行讀取數據，第 2、3個時鐘周期進行一維反變換，第4個時鐘周期開始向轉置矩陣中存入一維反變換后的數據，第12個時鐘周期開始讀取轉置矩陣中的數據，第14個時鐘周期開始輸出數據，第21個時鐘周期結果輸出完畢。

2.2 量化

量化模塊采用并行流水線進行設計，每個周期處理一行數據。該模塊采用了3級流水線，第一級流水線通過查表得到伸縮參數scalm和量化參數qp_tab；第二級流水線計算 Y=(transcoeff*scalm+218)＞＞19， 其中，transcoeff為變換系數；第三級流水線計算quantcoeff=(Y*qp_tab+214)＞＞15，其中，quantcoeff為量化系數。該模塊的結構框圖如圖4所示。

圖4 量化模塊結構框圖

2.3 掃描

經過整數變換和量化后，需要對變換后的系數進行Zig-Zag掃描。傳統掃描是將64個系數從首端開始逐個進行掃描，因此傳統掃描方法會占用大量的時鐘周期，降低了編碼的速度，不利于高清實時編碼。

圖5 改進的Zig-Zag掃描方法示意圖

本文改進了傳統的Zig-Zag掃描方法，對變換后的系數從首尾兩端同時開始掃描，節約了掃描的時間。其實現方法示意圖如圖5所示。首先，在量化后的系數矩陣的中間插入一個非零常數，然后從該系數矩陣的首尾兩端同時開始掃描，一共掃描33個周期。掃描路徑1統計非零系數前零的個數run0和非零系數值level0，掃描路徑2統計非零系數后零的個數run1和非零系數的值level1，并逐個輸(run0，level0)和(run1，level1)。 最后，將第 33個掃描周期輸出的run0和run1相加，并將結果賦給run1，即得到插入常數后面的第一個非零系數前零的個數，而插入常數后面的第一個非零系數的值為第33個掃描周期輸出的level1。至此掃描完成。

改進的掃描方法完成掃描過程只需要33個時鐘周期，比傳統的掃描方法節省31個時鐘周期。掃描模塊的結構框圖如圖6所示。與傳統的掃描方法相比，只增加了一個選擇器和加法器，卻節約了將近一半的掃描時間。

圖6 掃描模塊的結構框圖

3 仿真綜合結果及分析

根據上述思想，采用Verilog HDL語言完成硬件的編寫，選用Altera公司的軟件Quartus II 11.0和ModelSim 6.6d進行了實現和仿真。部分仿真結果如圖7所示。從仿真圖中可以看出，本設計中第1～21個周期完成一個塊的變換，第 17～24個周期完成量化，第 25～26個周期進行掃描數據的準備，第27～59個周期完成數據的掃描并輸出掃描的結果，整個掃描過程只用了33個周期，各個模塊輸出結果正確，達到了預期的設計要求。本設計完成一個塊的變換、量化和掃描需要59個時鐘周期，因此，處理一個宏塊的時間為236個時鐘，滿足編碼要求。

本設計采用的FPGA為Altera公司的EP2C35F672C6。綜合占用的資源如圖8所示。由圖8可見，使用LE的總數為4 157個。綜合布局布線后的結果表明，該結構的最高頻率為120 MHz，滿足設計的要求。參考文獻

圖7 仿真結果

圖8 綜合占用資源圖

[1]高文，趙德斌，馬思偉.數字視頻編碼技術原理[M].北京：科學出版社，2010.

[2]李文軍，王祖強，徐輝，等.基于 FPGA的 AVS幀內預測電路設計[J].電子技術應用，2013，39(8)：50-53.

[3]AVS工作組.信息技術先進音視頻編碼：視頻[M].北京：中國標準出版社，2006.

[4]劉海鷹，張兆楊，沈禮權.基于FPGA的 H.264變換量化的高性能的硬件實現[J].中國圖象圖形學報，2006，11(11)：1636-1639.

[5]黃學超，張衛寧.AVS編碼變換量化和掃描硬件設計與實現[J].電氣電子教學學報，2011，33(2)：34-37.

[6]白玉婷.AVS編碼器關鍵模塊的硬件設計[D].太原：太原理工大學，2012.

[7]Wang Leirui，Zhang Zhaoyang，Teng Guowei，et al.Hardware implementation of transform and quantization for AVS encoder[C].ICALP 2008，2008：843-847.