可變帶寬的多級濾波器數字下變頻設計

趙良羽

（中國電子科技集團公司 第二十二研究所，山東 青島 266107）

在軟件無線電的接收機設計中，數字下變頻(DDC)技術是其核心技術之一[1-2]。數字中頻軟件無線電接收機由模擬預處理、ADC、DDC組成。它的主要功能是將ADC數字化后的高速數字中頻信號進行低通濾波和抽取降速，使之成為低速的基帶信號。對數字信號完成處理之后，將基帶信號送給DSP器件完成FFT運算、解調、解碼等功能。

在以往的數字下變頻結構設計中，要么是通過增加抽取濾波器的級數來提高數字下變頻器的強壯性[3]，要么是通過改變FIR濾波器的結構以降低運算復雜度，進而實現高效的數字下變頻器結構[4]，很少在考慮多級濾波器設計的同時，引入多帶寬設計的思路來擴展數字下變頻器的適用范圍。本設計基于Xilinx芯片的開發平臺，實現了一種可變帶寬的多級濾波器數字下變頻結構，該結構已經在許多開發平臺中使用，并在部分項目中得到實際應用。

1 DDC的結構原理

數字下變頻器的基本工作原理：將AD信號與數控振蕩器（NCO）產生的兩路正交本地載波信號相乘，然后通過濾波和抽取降低采樣速率，最后再由低通濾波器濾除其中的高頻分量，最終得到下變頻后的基帶I/Q信號[5]。一般前兩級濾波和抽取采用CIC濾波，最后一級利用FIR濾波器濾除高頻分量。典型的DDC基本結構如圖1所示[6]，輸入的模擬中頻信號由ADC采樣得到數字中頻信號，然后分別與NCO產生的兩路正交本振信號相乘，將數字中頻搬移至基帶。對于混頻后的信號，采樣速率很高，通過CIC的抽取和濾波達到降低采樣速率和濾除雜波的功能，最后通過一個低通濾波器（LPF）過濾高頻分量，得到I/Q信號并輸出。下面分別對結構框圖中各模塊的設計加以說明。

圖1 典型的DDC結構框圖

1.1 NCO的設計

數控振蕩器 NCO(Numerically Controlled Oscillator)一般可以通過查找表的方法產生兩路正余弦波，或者通過坐標旋轉數字式計算機（CORDIC）產生。NCO產生的正交本振信號輸入到數字混頻器，完成與AD采樣之后的數字信號混頻的功能。本文中采用查找表的方式設計出一款相位精度為 32 bit、輸出精度為 16 bit的NCO。圖2所示為基于查找表結構下的NCO設計原理圖。

圖2 查找表結構的NCO設計原理圖

1.2 CIC濾波器的設計

CIC濾波器結構簡單，沒有乘法器，只用加法器、積分器和寄存器就能實現。而且，CIC濾波器便于級聯，適合放在混頻器之后作為第一級濾波使用。一般來說CIC濾波器的級聯不超過5級，否則通帶內的失真將會增強。本文中使用兩級CIC，級聯方式分別為3級和5級，通過兩次對高速數據流的抽取濾波后，將信號降為較低的速率。圖3給出了一個級聯方式為3級、抽取倍數為8倍的CIC濾波器頻率響應圖。

圖3 CIC幅頻特性曲線圖

1.3 FIR濾波器的設計

有限沖激響應FIR(Finite Impulse Response)濾波器的原理是對有限長序列的單位脈沖序列在整個頻率范圍內進行卷積和運算，也即乘累加運算，最終得到濾波輸出結果。通常采用的方法有窗函數法、頻率采樣法等。本文采用窗函數法從時域進行設計。圖4給出了一個對稱結構的81階FIR濾波器幅頻特性曲線圖。

圖4 FIR幅頻特性曲線圖

2 仿真驗證及硬件實現

如前文所述，設計出完整的數字下變頻結構，包括對AD信號的混頻、抽取和濾波，最后再通過低通濾波器實現IQ信號的輸出。下面首先通過Matlab仿真軟件中的FDATool工具對具體的FIR濾波器系數進行設計，然后將整個數字下變頻結構在Xilinx的FPGA芯片中加以實現。

2.1 Matlab仿真驗證

Matlab的FDATool工具可以根據用戶需要設計出滿足不同情況需求的濾波器系數[7]。在本設計結構中，需要實現多種帶寬，因此對FIR系數進行設計時要考慮到將通帶截止頻率設計到對應帶寬的范圍之內，同時阻帶截止頻率也要設計合理，這樣才能保證阻帶衰減可以接受。表1給出了3種帶寬下的兩級CIC濾波器與FIR濾波器抽取倍數的對應關系。

表1 3種帶寬下各級濾波器抽取倍數關系

如圖 5所示為121階、帶寬為 1 MHz的 Blackman窗函數的FIR濾波器幅頻特性圖。通過歸一化將系數轉換為16 bit的整數形式。

圖5 FIR幅頻特性曲線圖

進一步，可以通過FDATool繼續設置另外兩種帶寬的FIR濾波器系數組，然后通過Xilinx的IP core generator產生的FIR IP核把系數組加載進去，最終實現完整的濾波器結構。

2.2 硬件實現

本設計中，通過 Xilinx的 IP核產生出 NCO、CIC、FIR模塊。AD信號的采樣時鐘為102.4 MHz，NCO的輸出本振為32.4 MHz，兩級CIC分別設置為3級和5級，FIR濾波器需要將Matlab仿真的濾波器系數組加入其中。然后通過Verilog硬件編程語言將各個模塊組合到一起，實現完整的數字下變頻設計。

3 設計結果

綜上所述，通過Matlab仿真驗證及Xilinx的FPGA硬件實現，成功地設計出一種適用于多帶寬情況的數字下變頻結構。表2給出了Xilinx的FPGA(xc5vsx95t-1)部分資源使用說明。

表2 xc5vsx95t資源占用百分比

圖6所示為ModelSim仿真下的DDC各級輸出仿真波形圖。其中，輸入的AD為34 MHz正弦波信號，輸出結果為4倍抽取后得到的在1 MHz帶寬下的IQ信號波形圖。

圖6 DDC各級輸出仿真波形圖

圖7～圖11為Matlab仿真頻譜圖，圖片涵蓋了AD輸入前端、混頻濾波、第一級CIC濾波后、第二級CIC濾波后以及FIR濾波后的頻譜圖，最終的動態范圍可在80 dBm以上。

圖7 輸入信號頻譜圖

圖8 混頻輸出信號頻譜圖

圖9 第一級CIC濾波后信號頻譜圖

圖10 第二級CIC濾波后信號頻譜圖

圖11 FIR濾波后信號頻譜圖

本文實現了一種可變帶寬的多級濾波器設計，帶寬范圍覆蓋了 100 kHz、600 kHz、1 MHz 3檔。這種結構僅限于對帶寬要求不高的信號分析。考慮到實際的信號處理環境，對于調制樣式識別中的AM/FM等窄帶信號以及衛星信號等帶寬在20 MHz以上的寬帶信號的分析也十分重要。因此，還可以通過更換資源更豐富的芯片，設計包括寬帶在內的多級濾波器數字下變頻器，以滿足多路帶寬的需求。另外，對于DDC處理后的IQ信號，還可以在FPGA芯片中引入FFT結構，將時域信號轉換為頻域信號，達到減少DSP工作量的目的，這些應用都可以作為后續工作的研究內容。

[1]許若圣，周依林.基于軟件無線電的數字下變頻器設計[J].電子技術應用，2006，32(4)：123-126.

[2]楊小牛，樓才義，徐建良.軟件無線電原理與應用[M].北京：電子工業出版社，2001.

[3]申東，羅進文.數字下變頻器中多級抽取濾波器的設計與實現[J].蘭州交通大學學報，2004，23(4)：71-73.

[4]高志成，肖先賜.寬帶數字下變頻的一種高效實現結構[J].電子與信息學報，2001，23(3)：255-260.

[5]宗孔德.多抽樣率信號處理[M].北京：清華大學出版社，1996.

[6]張玉良，吳偉陵，田寶玉.寬帶數字下變頻器的一種新的實現結構[J].電路與系統學報，2003，8(4)：95-99.

[7]薛年喜.MATLAB在數字信號處理中的應用[M].北京：清華大學出版社，2003.