摘 要
硅通孔技術(shù)(TSV)是三維集成電路設(shè)計(jì)關(guān)鍵技術(shù)之一,本文從其制備、應(yīng)用于系統(tǒng)中的性能參數(shù)及其意義、具體設(shè)計(jì)主要思路三個(gè)方面,對(duì)TSV在三維集成電路設(shè)計(jì)中的基礎(chǔ)概況進(jìn)行分析探討。
【關(guān)鍵詞】硅通孔技術(shù) 三維集成電路 設(shè)計(jì)原則
三維集成電路是指多層面構(gòu)建集成電路,可進(jìn)一步擴(kuò)展布局空間,減少線路相互之間的干擾,解決信號(hào)擁堵問(wèn)題,擴(kuò)大頻寬,降低功耗,最終提高系統(tǒng)性能。3D封裝是三維集成電路關(guān)鍵技術(shù),主要包括裸片堆疊封裝、疊層封裝與封裝內(nèi)堆疊三種具體實(shí)現(xiàn)形式,各有優(yōu)劣。貫穿硅通孔技術(shù)(TSV)是一種系統(tǒng)級(jí)架構(gòu)技術(shù),可實(shí)現(xiàn)層級(jí)間裸片互聯(lián),是目前最先進(jìn)、應(yīng)用最廣泛的互聯(lián)方式之一。本次研究就基于硅通孔技術(shù)的三維集成電路基本設(shè)計(jì)進(jìn)行概述與分析。
1 TSV制備
TSV制備工藝據(jù)通孔制作工藝順序可分為先通孔與后通孔兩種,先通孔是指在制備IC時(shí)同時(shí)通孔,后者是指在制備IC后通孔。
前通孔主要特征包括:(1)工藝在CMOS或BEOL制備前應(yīng)用;(2)在元件設(shè)計(jì)階段即介入應(yīng)用;(3)需嚴(yán)格的CD控制;(4)通孔寬度為5-20μm;(5)深寬比AR3:1-10:1。而后通孔主要特征為:(1)工藝在BEOL或TSV鍵合(Bonding)制備后應(yīng)用;(2)在設(shè)計(jì)階段后期介入;(3)CD控制較寬松;(4)通孔寬度20-50μm;(5)深寬比AR3:1-15:1。
通孔刻蝕技術(shù)是TSV技術(shù)的核心,強(qiáng)調(diào)通孔尺寸一致性,無(wú)殘?jiān)纬尚柽_(dá)到一定速度,規(guī)格設(shè)計(jì)具有一定靈活性,目前僅有IBM及其部分代工廠掌握該核心技術(shù)。通孔刻蝕技術(shù)主要可分為博世工藝技術(shù)、激光刻蝕技術(shù),兩者各有優(yōu)劣。博士工藝孔徑大小、數(shù)目、深度無(wú)特殊要求,但孔徑側(cè)面較粗糙,材料成本高,需要光刻。激光刻蝕僅適用于>10μm孔徑通孔,孔徑數(shù)目也受吞吐量影響,但通孔側(cè)壁表明光滑,耗材低,無(wú)需光刻。
通孔后,TSV需進(jìn)行填充,涉及通孔絕緣、淀積與電鍍多個(gè)工藝步驟,使用材料包括硅烷、正硅酸丁酯等。填充時(shí)需要考慮填充絕緣、沉積溫度等多個(gè)方面因素,一個(gè)細(xì)節(jié)的疏忽都可能影響通孔性能,進(jìn)而影響系統(tǒng)穩(wěn)定性與功效。目前,主要填充技術(shù)包括濺射沉積、均勻淀積,但考慮到成本因素,電鍍銅是目前應(yīng)用最廣泛的硅通孔填充方式。
最后為實(shí)現(xiàn)晶體TSV互聯(lián),需應(yīng)用TSV鍵合技術(shù),目前最常用的鍵合技術(shù)包括金屬-金屬鍵合、氧化物共熔鍵合與高分子黏結(jié)鍵合。三種鍵合技術(shù)各有優(yōu)劣,應(yīng)用均十分廣泛,但均只適用于滿足電學(xué)特性的光滑鍵合表面,不能進(jìn)行機(jī)械表面與電學(xué)特性表面鍵合,金屬-金屬鍵合有望打破這種限制。
2 反映TSV性能的參數(shù)及其意義
2.1 互聯(lián)延時(shí)
全局互聯(lián)普遍被認(rèn)為是集成系統(tǒng)性能提升的設(shè)計(jì)瓶頸,全局互聯(lián)產(chǎn)生的連線延時(shí)決定系統(tǒng)時(shí)鐘頻率與速度傳輸限,創(chuàng)造一種更有效的互聯(lián)策略已成為當(dāng)今電路設(shè)計(jì)中研究熱點(diǎn)。緩沖器插入式目前應(yīng)用最廣泛的一種縮短全局互聯(lián)延時(shí)的設(shè)計(jì),使用靈活,有助于減少硅通孔數(shù)目與集成密度,進(jìn)而降低互聯(lián)延時(shí)效應(yīng),提高系統(tǒng)性能,降低誤差。
2.2 互聯(lián)功耗
互聯(lián)功耗與系統(tǒng)電路規(guī)模與集成密度有關(guān),目前,互聯(lián)電容已取代門(mén)電路成為片上功耗與動(dòng)態(tài)功耗主導(dǎo)因素,插入緩沖器后功耗與全局互聯(lián)規(guī)模有關(guān)。應(yīng)用硅通孔三維互聯(lián)構(gòu)架,可減少互聯(lián)需要,但卻需要更多的緩沖器,增加片上功耗,在設(shè)計(jì)PSV時(shí),需充分考慮PSV功耗。
3 TSV三維集成具體設(shè)計(jì)主要思路
3.1 阻抗特性差異
三維集成雖然可緩解不同材料、工藝差異所產(chǎn)生的串?dāng)_噪聲,降低混合技術(shù)同化復(fù)雜度與電路模塊電磁干擾,最終降低成本,提高效效能,但與此同時(shí),三維設(shè)計(jì)也增加了阻抗差異。阻抗差異后是源層互聯(lián)固有缺陷,應(yīng)用TSV技術(shù)互聯(lián)則增加了阻抗差異,進(jìn)一步放大了這種缺陷。因此將TSV應(yīng)用三維集成系統(tǒng)構(gòu)架中,需綜合考慮阻抗差異,盡力減少阻抗差異對(duì)互聯(lián)信號(hào)的影響,避免信號(hào)發(fā)生反射或失真。
3.2 熱管理與優(yōu)化
電路工作之中不可避免的發(fā)散熱量,熱效應(yīng)已成為影響集成電路功效、元件可靠性的重要因素之一。三維集成技術(shù)增加了芯片物理層數(shù),頂端物理層與散熱片距離顯著增加;三維集成技術(shù)縮短了物理尺寸,芯片功耗密度顯著增加,熱效應(yīng)增加,芯片內(nèi)溫度上升,可能造成元件性能下降,電遷移失敗,甚至可能造成物理?yè)p毀。應(yīng)用TSV技術(shù),可能影響整個(gè)芯片熱擴(kuò)散效果、途徑,因此在設(shè)計(jì)TSV系統(tǒng)構(gòu)架時(shí),需對(duì)熱擴(kuò)散進(jìn)行預(yù)測(cè),分析芯片內(nèi)外溫度分布,并提出熱優(yōu)化技術(shù)與策略,降低消熱阻。目前常采用的熱優(yōu)化技術(shù)策略為減薄襯底厚度,降低散熱片等效熱阻,熱驅(qū)動(dòng)優(yōu)化,布局優(yōu)化,熱通孔插入,等。
4 碳納米管TSV設(shè)計(jì)
碳納米管具有優(yōu)良的電熱傳輸特性,平均自由程較長(zhǎng),耐高溫,是一種較理想的互聯(lián)材料,具有較大的發(fā)展?jié)摿ΑL技{米管電流承載密度極限遠(yuǎn)高于銅,電子遷移穩(wěn)定,有助于克服承載不穩(wěn)定性TSV技術(shù)這一固有缺陷。碳納米管具有一維導(dǎo)體特性,熱特性較高,熱傳導(dǎo)率極高,可達(dá)到3000~8000W/m-K,將碳納米管應(yīng)用于TSV集成可極大的提高系統(tǒng)散熱能力。
5 小結(jié)
硅通孔技術(shù)是三維集成電路制造核心技術(shù)之一,其技術(shù)水平直接影響系統(tǒng)性能、穩(wěn)定性。電路設(shè)計(jì)工作者,在應(yīng)用TSV技術(shù)過(guò)程中,應(yīng)盡量采用時(shí)下成熟的TSV制備技術(shù),把握具體設(shè)計(jì)思路,從提升系統(tǒng)整體性能出發(fā),提升設(shè)計(jì)水平。同時(shí),應(yīng)具有創(chuàng)新、探索精神,積極嘗試引入新材料、技術(shù)與理念,大膽嘗試,開(kāi)闊設(shè)計(jì)思路,以探索更優(yōu)的設(shè)計(jì)方案。
參考文獻(xiàn)
[1]X.ChuanL.Hong,R.Suaya and K.Banerjee.Compact AC modeling and performance analysis of through silicon vias in 3-D ICs.IEEE Trans.Electron Devices,2010,57(12):3405-3417.
[2]童志義.3D IC集成與硅通孔(TSV)互聯(lián)[J].電子工業(yè)專用設(shè)備,2009(27):26-29.
[3]王高峰,趙文生.三維集成電路中的關(guān)鍵技術(shù)問(wèn)題綜述[J].杭州電子科技大學(xué)學(xué)報(bào),2014,34(2):1-5.
作者簡(jiǎn)介
祝竹(1983-),女,安徽省宣城市人。2006年畢業(yè)于合肥學(xué)院,電子信息工程專業(yè)。現(xiàn)為宣城職業(yè)技術(shù)學(xué)院電工與電子技術(shù)專業(yè)教師。研究方向?yàn)殡姽ぜ夹g(shù)與汽車(chē)電子類。
作者單位
宣城職業(yè)技術(shù)學(xué)院 安徽省宣城市 242000endprint