基于STM32F103與TMS320VC5402的調制解調器設計

李亞軍

摘 要：針對國家電網230MHz電力負荷管理專用無線網絡通信，提出了一種以ARM處理器與DSP數字信號處理器為基礎、自主軟件算法為主體的高速調制解調器。該調制解調器以STM32F103C8T6為控制CPU，TMS320VC5402為數字信號處理CPU。該調制解調器充分利用芯片資源，成本低、性能穩定。

關鍵詞：電力負荷管理；專用無線網絡通信；高速調制解調器

引言

在當前的電力負荷管理專用無線網絡中，隨著數據量增大，通信速率成為系統通信的瓶頸。針對該問題，設計提出了一種高速通信調制解調器。該調制解調器將DSP與ARM處理器相結合構成雙CPU系統。兩個CPU通過HPI總線方式通信。相輔相成、相得益彰。

之所以選用DSP與ARM雙CPU處理系統，是因為電力通信應用中數字信號處理的工作量非常大，單純只采用DSP處理，其他控制功能與串口通信功能會影響DSP的處理速度。而且，增加一片獨立的ARM處理器，能實現調制解調器與電力管理終端接口的統一，更符合大批量生產的要求，大幅度的提高生產調試的效率，維護方便。

1 整體系統介紹

電力通信系統主要包括：電力管理終端、調制解調器、電臺、主站。其中，調制解調器是將電力管理終端發送過來的數字信號（用戶數據）調制成一定頻率模擬信號通過電臺發送出去以及將從電臺接收的模擬信號解調成數字信號發送至電力管理終端。

調制解調器主要由STM32F103C8T6、TMS320VC5402及ICTLV320AIC10構成。ARM芯片STM32F103C8T6系高性能的ARM Cortex-M3 32位處理器，工作最高頻率72MHz。豐富的增強I/O端口，包含標準和先進的USART通信接口，工作溫度-40℃-105℃。DSP芯片TMS320VC5402 定點數字信號處理器是以改進的哈佛結構為基礎，擁有1條程序內存總線和3條數據內存總線。其具備高度并行的算術邏輯單元（ALU）、特殊應用的硬件邏輯單元；獨立的程序和數據空間允許同時訪問程序指令和數據。其支持一系列強大的算數，邏輯和位操作運算，并能在一個機器周期內完成。AD轉換芯片TLV320AIC10通過過采樣提高信號模數轉換分辨率，它內置抗混疊濾波器，其包含一對16位同步串行轉換通道，其還具備可編程的采樣率、連續數據傳輸、可編程的增益放大器等優點。使應用更加靈活、便捷。

2 硬件原理設計

如圖1所示：其中ARM芯片的PA[0..7]模擬8位總線與DSP芯片的HPI口相連，DSP芯片其余與HPI通信相關的功能管腳與ARM相應I/O口相連。ARM芯片的串口1用來升級程序與維護，串口2作為與電力管理終端通信。其他控制電路如：LED燈、告警等接至ARM芯片的GPIO口。

DSP部分原理設計

如圖2所示：其中DSP芯片的HPI總線與ARM芯片的PA[0..7]相連，其余與HPI相關的功能腳接至ARM芯片的相應I/O口。DSP芯片的JTAG功能腳接至與調試、程序下載相關的功能接口，McBSP0接至AD轉換芯片，即TLV320AIC10。其通過內置的單通道16位A/D和16位D/A轉換器對數字信號信息進行編碼，組成一定幅度的基帶模擬信號以及對接收到的基帶模擬信號解碼組成相對應的數字信號信息，完成信息的A/D、D/A轉換。

3 軟件算法設計

調制解調器軟件功能主要是基帶信號處理。其中包括前向糾錯編碼、交織/解交織、脈沖成形、匹配濾波、幀同步等基帶信號處理算法。所有算法由DSP軟件編程實現。

3.1 前向糾錯編碼

調制解調器數據傳輸對誤碼率有較高的要求，因此有必要通過前向糾錯編碼（FEC）來改善系統的誤碼率性能。其是利用數據進行傳輸冗長信息的方法，當傳輸中出現錯誤，將允許接收器再建數據。前向糾錯編碼是公開成熟的糾錯技術，文章限于篇幅不再過多敘述。

3.2 交織/解交織

在實際的移動通信應用中，信號的衰落會造成數字信號傳輸的突發差錯，交織編碼技術可以改善這種突發差錯，從而提高系統抗突發干擾和信道衰落的性能。

設計采用線性交織編碼，即把FEC編碼后的信號均分x組，每組y比特數據，這樣就形成了一個類似二維數組a[x，y]的交織數據。然后通過a[1，1]， a[1，2]..a[1，y]..a[x，y]順序發送出去，這樣就完成了交織編碼過程。解交織的過程就是按交織的規律再將數據解析出來。

3.3 脈沖成形與匹配濾波

信號發送端的脈沖成形與接收端的匹配濾波均采用平方根升余弦濾波器，這樣使系統的頻率傳輸函數呈升余弦特性，符合采樣點無碼間串擾得奈奎斯特原則[1]。

3.4 幀同步

在數字通信中，信碼流有很多字節數據構成，作為接收端必須知道這些字節的起止時刻，否則無法正確恢復信息。為此，在發送端需要提供每幀信息的起止標記，在接收端檢測并獲取這一標識的過程，稱為幀同步[2]。在應用中，我們可以自主定義n個字節的恒定元素作為每幀數據傳輸的幀頭或幀尾，利于接收端識別每幀數據的起止時間。

調制解調器的軟件算法非常復雜，由于文章篇幅限制，在此簡要闡述其工作原理及算法實現流程，詳細設計不再一一敘述。

4 結束語

根據文章的闡述看出，該方案設計的高速調制解調器成本低、可靠性高、設計合理。該設計正應用于一個電力管理終端設備開發項目中，前景非常可觀。

參考文獻

[1]曹志剛，等.現代通信原理[M].北京：清華大學出版社，1992.

[2]張輝，等.現代通信原理與技術[M].西安：西安電子科技大學出版社，2002.