多信道射頻信號相位檢測技術的研究與實現

何憲文，高 俊，屈曉旭，單鴻昌

(海軍工程大學電子工程學院，湖北武漢430033)

0 引言

在全數字化零中頻數字激勵器［1］中，射頻信號的相位會在換頻后大幅變化，各路激勵器間的輸出相位差呈隨機分布。為了實現一種發信設備可分散布置、發信信道可靈活配置、各路射頻信號相位可控的短波發信系統，文中提出了多信道射頻信號的相位檢測技術，能夠精確控制各路激勵器輸出射頻信號的相位差，為波束合成提供了技術基礎。該相位控制方法提供了大功率射頻移相器之外的另一種短波射頻精確相控方案。

1 多信道相控發射機模型

多信道相控發射機模型如圖1所示。

設發射的同源同頻信號為s(t)=b(t)ej2πfRFt欲使發射天線0/1發出的信號同時到達接收天線，發射天線 0應發 s0(t)=b(t)ej2πfRFt，發射天線 1應發 s1(t)=b(t－τ)ej2πfRF(t－τ)，其中天線布局如圖2所示。

天線布陣時，d0－d1＜300 m，τ＜1 μs，對于窄帶信號而言，b(t)≈b(t－τ)，故:

因此，發射波束形成可等效于調整各發射信號的相位。系統設計的目的是，在n個信道硬件的基礎上，作最少的改動，做到n個信道可以任意配置，以達到空間波束合成的目的。即n個信道可以各自獨立發射;n個信道也可以同源同頻形成一波束發射;還可以若干個信道各自獨立發射，另外的若干個信道可以分組進行同源同頻形成波束發射。因此，必須有效準確地控制n路射頻信號的相位差。該相位差主要來自本振信號的初始相位。這在FPGA內產生，由于各激勵板獨立運行，各個本振信號不加控制，本振信號的初始相位隨機產生，那么相位差位于－π～π之間。

圖1 多信道相控發射機模型Fig．1 Phased multichannel transmitter model

圖2 天線布局Fig．2 Antenna layout chart

2 基于數字變頻的相位檢測原理

相位檢測板的工作原理(見圖3)可描述為如下過程:

同時對n路上變頻板的射頻反饋信號進行采樣［2］，上變頻板的信號表達式為

式中，Ai表示第i路射頻信號的幅度，fc表示載波頻率，θi表示第i路激勵器本振信號的隨機初始相位。

對采樣后的數字信號進行串并轉換，送至數字下變頻，歸一化的本振信號表達式為

式中，θ0表示相位檢測模塊中本振信號的隨機初始相位。

下變頻后得到基帶信號，其表達式為

在FPGA中將檢測得到的I路和Q路的數據送至DSP中，在DSP中對式(3)的實部與虛部求反正切運算即可得到上變頻板輸出的射頻信號與檢測板本振的相位差(θ0－θi)。n塊射頻板的DSP依次接收到相位檢測的計算結果，并且傳輸至射頻板的FPGA的NCO模塊，進行對初始相位字的重新計算，得到相位補償后的本振信號的初始相位，從而輸出修正后的相位對齊的n路射頻信號。在本系統設計中使用4路射頻信號的相位檢測［3］。

圖3 相位檢測原理Fig．3 Schematic phase detection

3 硬件設計

3．1 總體硬件設計

接收平臺數字信號處理任務主要由DSP與FPGA共同完成。其中控制芯片采用 TI公司的TMS210C6416，該芯片主頻600 MHz，每個周期內能執行8條32 bit指令。本設計中DSP通過EMIF口與FPGA和Flash通信［4］。FPGA主要任務是完成大計算量且算法相對簡單的底層信號處理，本設計中DSP用于完成處理步驟相對復雜的信號算法和控制靈活的命令通路，具體來說有外圍電路配置、命令接收，計算包絡值和計算相位差等。其中FPGA芯片選用Altera公司StratixIIGX系列芯片，其硬件資源非常豐富，能夠高效實現高性能濾波器和下變頻等功能模塊的實現。FPGA的工作主要有接收4路ADC采樣數據、正交混頻、抽取濾波、數據緩存等。光電轉換模塊主要作用是實現RapidIO通路，將計算相位的結果通過RapidIO傳輸給射頻板。RS232串口的作用是與主控進行通信，接收和回復主控發來的命令信息。相位檢測模塊硬件電路圖如圖4所示。

圖4 相位檢測模塊硬件電路Fig．4 Phase detection module hardware circuit

3．2 ADC模塊設計

AD9637是一款 8通道、10位，模數轉換器(ADC)，專門針對低成本、低功耗、小尺寸和易用性而設計，該產品的轉換速率最高可達80MS/s，具有杰出的動態性能與低功耗特性。

本系統設計選擇AD9637有兩個重要的因素，其一是該ADC可以實現至多8路信號的同時采樣，以保證各路信號的同步性，是信號檢測能夠進行的基礎。其二是該ADC內置可編程的數字測試圖案發生器，可獲得的數字測試圖案包括內置固定圖案和偽隨機圖案，以及通過串行端口接口輸入的用戶自動定義測試圖案。通過數字測試圖案我們可以有效區分各個通道采集的信號，為接下來要進行的串行轉并行的工作提供支持，實現幀同步。

4 FPGA軟件設計

相位檢測模塊軟件結構如圖5所示。

圖5 相位檢測模塊軟件結構Fig．5 Phase detection module software structure

4．1 LVDS 模塊設計

所用LVDS_RX為QUARTUS針對LVDS信號處理的解串器(見圖6)，接收AD9637送出的4路LVDS信號，并將信號轉為4路10 bit信號。整個過程最重要的兩個要素即為信號的比特同步和幀同步。信號的比特同步由LVDS核的動態相位調整實現［5］;信號幀同步由 DSP同時控制 AD9637及LVDS核實現。DSP控制AD9637發送固定的測試圖樣，檢測接收數據與測試圖樣區別，進行校準幀同步，實現4路射頻信號的同步采集。

圖6 LVDS核管腳Fig．6 LVDS Pins

4．2 NCO模塊設計

NCO的IP核結構如圖7所示，IP核產生的sin波形由下式決定［6］。

s(nT)=Asin［2π((fO+fFM)nT+φPM+φDITH)］(6)式中，T是運行時鐘周期，fO是基于輸入值φINC的未經調制的頻率輸出，fFM是基于輸入值φFM一個頻率調制參數，φDITH是內部的抖動值。A的值為2N－1，N表示數量精度，其范圍為10到32的整數，φPM是相位調制輸入值P的大小與其寬度的關系由下式得到:

圖7 NCO IP核結構Fig．7 NCO IPcore structure

式中，M是累加精度，fclk是輸入的時鐘頻率。當φINC=1時，產生最小輸出頻率的波形。同時，這也是NCO能夠產生的最小的頻率，即為NCO的頻率精度。

這里在設計NCO模塊時，選擇累加器位數為32位，查找表尋址位寬為 18位，采樣頻率為100 MHz，當φINC=1時，產生最小輸出頻率的波形。同時，這也是NCO能夠產生的最小的頻率，即為NCO的頻率精度:

輸出頻率fO由給定的相位積累增量φINC決定，其關系為:

設計出的NCO核頻域響應如圖8所示。

圖8 NCO IP核頻域響應Fig．8 NCO IPcore frequency domain response

該NCO的主要性能指標SFDR(無雜散動態范圍)為100 dB，相位噪聲≤130 dBc/Hz(1 kHz偏移，15 M載波)。

4．3 CIC模塊設計

經下變頻模塊出來的I，Q數據的采樣速率仍然為62．5 MHz，為了能將此數據送入DSP處理，必須先對數據進行降采樣處理，抽取濾波器的作用是降低數據的采樣率同時濾除帶外的雜波分量。

CIC抽取濾波器的零極點相消，只需要用加法器、積分器和寄存器就能實現，不需要乘法，在高速抽取中非常有效［7］。CIC濾波器由積分部分和梳狀濾波部分組成，CIC抽取濾波器由FPGA通過IP核實現。本設計中，CIC濾波器分別抽取 128倍和512倍， 將 采 樣 率 從62．5 MHz 降到0．953 7 kHz。所設計的CIC濾波器兩個重要的指標分別是幅度響應階數和凹口寬度。

通常設計CIC要求:

1)凹口寬度＞帶寬;

2)帶內平坦性，fmax衰減量足夠小(≤±0．1 dB)。

為了同時滿足以上兩個要求，采用5級級聯CIC核，并且要求fs＞10 BW。系統設計中采用5級CIC幅度響應:

2.3 本組患者BPRS評分與GSES評分情況 本組患者BPRS評分為(24.78±2.90)分；Pearson相關分析顯示，CD-RISC評分與BPRS評分呈負相關(r=-0.484，P<0.001)。本組患者GSES評分為(2.53±0.56)分；Pearson相關分析顯示，CD-RISC評分與GSES評分呈正相關(r=0.371，P<0.001)。

凹口通常指CIC幅度響應主瓣與第一旁瓣間低于－100 dB的缺口，如果缺口關于零點不對稱，則取較窄一側的兩倍為凹口有效寬度。無論做插值還是抽取，都要求CIC的凹口有效寬度大于或等于BW。通過MATLAB仿真觀察不同級數CIC濾波的凹口寬度，可知在五級級聯時，有

式中，Δf為凹口寬度，fs為采樣率。

5 實測結果及分析

各通道射頻信號為

而下變頻中的本振信號為

經過下變頻及邊帶濾波得到的基帶信號為

對I路和Q路的數據求反正切得到的計算結果為

等幅報調制下:

邊帶調制下:

式中，fb為音頻基帶信號的頻率。

等幅報調制方式和邊帶調制方式下相位計算結果分別如圖9和圖10所示。

圖9 等幅報調制方式下相位計算Fig．9 CW modulation phase calculation

圖10 邊帶調制方式下相位計算Fig．10 Sideband modulation phase calculation

圖10中縱坐標180°=32 767個單位，即1個單位≈0．005°。

等幅報調制方式下，通道i相位差φ，基本趨于一個恒定值上下浮動，該恒定值即為我們所求的相位結果。而邊帶調制方式下，通道i相位差φ是斜率為2πfb的一次函數，隨著時間增加，φ達到相位最大值后，下一時間點降到最小值繼續增大，在實際操作中無法準確計算相位。因此，在射頻板換頻的過程中，先設置射頻板為等幅報調制方式，待相位檢測完畢后再恢復原來的調制方式。在計算相位的過程中，誤差來源主要是線路誤差及各個通路的耦合等因素。

經過實際測量證明相位檢測模塊確實可以實現射頻板輸出射頻信號的精確相位控制，可以有效地補償相位差，產生相位差可控的射頻信號，為接下來要進行的波束合成提供了技術基礎。圖11，圖12為實際系統輸出實測得到的射頻信號(以3路信號為例)。

圖11 激勵器輸出的原始射頻信號實測Fig．11 Exciter original RF signal measured chart

圖12 經過相位補償的射頻信號實測Fig．12 RF signal phase compensation measured chart

6 結語

文中提出了多信道射頻信號的相位檢測技術的具體實現的方法研究，同時由實際測量可知，該方法確實符合我們理想的要求。該檢測技術主要是針對多信道的射頻信號，能夠精確檢測各個通道激勵器輸出射頻信號的相位差，為實現一種發信設備可分散布置、發信信道可靈活配置、各路射頻信號相位可控的短波發信系統提供了新的技術支持。隨著這種新的相位檢測技術的應用及完善，多信道的短波發信系統的發展前景會越來越廣闊，值得國內同行深入研究。

［1］ 龍劍飛，曹燕，寧更新．基于零中頻的短波發射機DSP單元的設計與研究［J］．科學技術與工程，2009，9(07):1706－1711．LONG Jian－fei，CAO Yan，NING Geng－xin．Design of High Frequency Transmitter’s DSP Unit based on Zerointermediate Frequency Technologh［J］．Science Technology and Engineering，2009，9(07):1706－1711．

［2］ 丁玉美，高西全．數字信號處理［M］．西安:西安電子科技大學出版社，2000．DING Yu－Mei，GAO Xi－Quan．Digital Signal Processing［M］．Xi’an:Electronic Science and Technology of Xi’an，2000．

［3］ 劉平，張瑞芳，李風光．基于C8051F410的數字相位測量系統設計［J］．通信技術，2010，43(02):218－221．LIU Ping，ZHANG Rui－fang，LI Feng－guang．Design of Phase－difference Measurement System based on C8051F410［J］．Communications Technology，2010，43(02):218－221．

［4］ 汪安民．DSP實用技術與開發案例［M］．北京:人民郵電出版社，2008:1－404．WANG An－min．DSP Practical Technology and Development Case［M］．Beijing:People Post Press，2008:1－404．

［5］ 黃萬偉，汪斌強，曹曉磊．動態相位調整技術在FPGA中的設計與實現［J］．集成電路應用，2009(05):58－61．HUANG Wan－wei，WANG Bin－qiang，CAO Xiao－lei．Design and Realization of Dynamic Phase Alignment Technology on FPGA［J］．Application of Electronic Technique，2009(5):58－61．

［6］ 董亮，汪敏，高亦菲．基于NCO IP core的Chirp函數實現設計［J］．現代電子技術，2009(20):20－22．DONG Liang，WANG Min，GAO Yi－fei．Design and Implementation of Chirp Functio based on NCO IP Core［J］．Modern Electronics Technique，2009(20):20－22．

［7］ DOLECEK GJ，MITRA SK．Simle Method for Compensation of CIC Decimation Fiter［J］．Electronics Letters，2008，44(19):1162－1163．