基于PCI總線的ARINC429通訊模塊研制

張玉蓮+林連雷

摘 要： ARINC429是目前最常用的航空數據總線，ARINC429通信模塊是航空電子系統中重要的組成模塊。為了構建航空電子測試系統，設計了基于PCI總線的ARINC429通訊模塊。采用DSP+FPGA的硬件結構，利用DSP實現了通訊模塊的PCI接口，并利用FPGA實現了ARINC429通信協議的編解碼邏輯。測試表明，該通訊模塊能實時可靠靈活地收發數據，解決了飛行器多路ARINC429數據總線之間的雙向通信問題。

關鍵詞： PCI； ARINC429； 編解碼邏輯； 通訊模塊

中圖分類號： TN919?34 文獻標識碼： A 文章編號： 1004?373X（2014）18?0094?04

Development of ARINC429 communication module based on PCI bus

ZHANG Yu?lian， LIN Lian?lei

（Department of Automatic Test and Control， Harbin Institute of Technology， Harbin 150001， China）

Abstract： ARINC429 is the most commonly used data bus in aviation industry currently. ARINC429 communication mo?

dule is an important component part in avionics electronic system. In order to build a testing system for avionics， an ARINC429 communication module based on PCI bus was designed. The DSP+FPGA hardware architecture is used. The DSP is used to achieve the PCI interface of communication module. The FPGA is used to implement the codec logic of ARINC429 communication protocol. The testing results show that the communication module can reliably and flexibly transmit?receive data in real time. The module solved the problem of bidirectional communication among multiplexed ARINC429 data buses in aircrafts.

Keywords： PCI； ARINC429； codec logic； communication module

0 引 言

ARINC429規范是美國航空無線電公司專門為航空電子系統通信制定的航空數字總線傳輸標準，它以單工串行方式進行通信。ARINC429總線具有接口方便簡單、性能穩定、數據傳輸可靠、抗干擾性強等優點。它將飛機的各系統或系統與部件通過雙絞線互連起來，是各系統間或系統與部件間數字傳輸的主要途徑[1]。目前，相當數量飛行器的數據通信都采用機載ARINC429通信總線[2]。實現ARINC429通信協議大多采用專業的集成芯片，如：HOLT公司的HS3282或DEVICE公司的DEI1016，在芯片的內部實現數據串/并和并/串的轉換。

采用這種方案雖然明顯降低了設計的難度，縮短了開發周期；但在需要多發多收的場合時，成本成倍的增加，并且大大增加了電路板的體積，靈活性很差。本文創新性地提出了一種在FPGA芯片內部實現ARINC429總線編解碼的方案，從而減小了PCB板的面積，降低了成本，提高了設計的可移植性和靈活性。

目前，大多數的ARINC429總線計算機測試系統都采用PCI總線實現計算機與ARINC429總線接口的連接，構成便攜式測試系統[3]。而PCI接口的實現大多采用PCI9030，操作復雜并且集成度低[4]。本文采用DM642實現PCI接口與計算機通信，進一步減小了通訊模塊的體積，提高了通訊模塊的集成度和可靠性。

PCI總線ARINC429通信模塊是組建ARINC429總線產品仿真和測試系統的常用模塊，因此研制PCI總線的ARINC429通訊模塊具有重要的應用價值。

1 總體方案設計

ARINC429總線采用雙極性歸零制的三態碼調制方式，即信息由“高”、“零”和“低”狀態組成的三電平狀態調制。ARINC429協議中規定：發送和接收時，都以保證總線A和總線B之間的差分電壓為±10 V為基準。若總線A和總線B之間的差分電壓為+10 V，則認為是數據“1”；若總線A和總線B之間的差分電壓為-10 V，則認為是數據“0”；若總線A和總線B之間的差分電壓應為0 V ，則認為處于靜默狀態。一般取總線A和總線B的中間電壓為地，則總線A和總線B的電壓為-5 V，0 V或5 V，且若一路總線電壓為-5 V，另一路總線電壓[5]必為5 V。

ARINC429電纜上的信號及經電壓轉換后的信號如圖1所示。

圖1 ARNIC429信號的波形

根據ARINC429信號的特點，并結合支持100 Kb/s，50 Kb/s和12.5 Kb/s三種傳輸波特率可選、32位或25位兩種幀長可調的設計需求，采用如下設計方案實現8發8收的PCI總線ARINC429通信模塊。總體方案框圖如圖2所示。

圖2 總體方案框圖

采用HI?8585作為發送電平轉換芯片，實現FPGA輸出的3.3 V的TTL電平到ARINC429差分電平的轉換。采用HI?8444作為接收電平轉換芯片，實現ARINC429的差分電平到FPGA的3.3 V電平轉換。利用FPGA實現數據的緩存以及ARINC429協議的編解碼，完成數據的串/并轉換。

利用DM642自帶的PCI接口實現ARINC429通信模塊與上位機的通信，DM642的PCI接口支持PCI總線規范2.2版本，數據傳輸速率最大可達[6]264 MB/s，遠遠大于8路ARINC429總線同時進行收發的數據傳輸速率。在上位機中利用Driver Wizard開發VISA儀器驅動程序來實現計算機與ARINC429通訊模塊的連接，通過LabWindowsCVI開發上位機的儀器驅動函數以及軟面板實現對ARINC429通訊模塊通道選擇、波特率選擇、字長選擇的控制。

2 硬件電路設計

2.1 電平轉換電路設計

FPGA一般輸出的信號為3.3 V TTL電平，且驅動能力不能滿足ARINC429協議，而且FGPA不能接收-5～5 V的信號，因此必須經過電平轉換將FPGA發送的信號轉換為ARINC429協議中所規定的-5～5 V，將接收的ARINC429信號轉換為FPGA所支持的TTL電平。

本方案中采用HI?8585作為發送電平轉換芯片。HI?8585是ARINC429總線單路發送電平轉換芯片，8路發送通道共需要8片HI?8585芯片。HI?8585供電電壓為12～15 V，它采用齊納擊穿技術，將0～5 V TTL電平轉換為-5～5 V的ARINC429電平，并具有設置發送信號上升時間和下降時間等功能，它底部有金屬散熱片，散熱能力比較強[7]。

本方案中采用HI?8444作為接收電平轉換芯片。HI?8444是4路ARINC429接收電平轉換芯片，采用2片HI?8444實現8路接收。HI?8444采用5 V供電，可支持TTL電平和COMS電平，提供自檢的功能，并具有閃電保護功能[8]。HI?8585和HI?8444使用方法都比較簡單，都只需兩根信號線就可以實現ARINC429電平和FPGA的TTL電平間的轉換，能夠大量地節省FPGA的I/O口[9]。

2.2 ARINC429編解碼邏輯

本方案在FPGA內部實現通信數據的串/并轉換。FPGA內邏輯的編寫是開發的重點和難點。FPGA選用CycloneⅢ系列的EP3C55F484I7N，它具有豐富的I/O口、LE單元和存儲單元[10]。FPGA邏輯主要分為接收單元、發送單元、FPGA與DSP接口三個部分。發送單元包括發送器、狀態/控制寄存器、FIFO緩存，發送器主要實現ARINC429的編碼，狀態/控制寄存器用于控制和改變當前狀態，FIFO用來緩存接收到的數據。接收單元包括接收器、狀態/控制寄存器、FIFO緩存，接收器主要是實現ARINC429的解碼。FPGA與DSP接口通過EMIF外部存儲器接口來實現，DM642的地址線通過地址譯碼向對應的狀態/控制寄存器、FIFO緩存單元讀寫數據。FPGA邏輯框圖如圖3所示。

2.2.1 ARINC429編碼模塊

ARINC429編碼模塊的串/并轉換、波特率設置、字長設置等功能主要在發送單元中實現，發送單元的結構如圖4所示。由于發送32位字長數據的時序與發送25位字長數據的時序差別較大，且編碼方式也不一樣，因此將發送32位字長數據與發送25位字長數據的通道作為兩個獨立通道設計。狀態控制器用于設置某一發送通道的字長和波特率。當FIFO 非空時，發送控制器讀取FIFO中寫入的發送數據，并根據狀態控制器設定的字長把數據傳送到不同的通道中進行數據變換。發送控制器根據狀態控制器設置的波特率選擇不同的工作時鐘，以實現發送波特率的調節。格式變換器和狀態機將并行數據轉換為串行數據發送出去。為了保證通信的可靠性，只有發送通道不忙時才允許改變字長和波特率。

圖3 FPGA邏輯框圖

圖4 發送單元結構框圖

2.2.2 ARINC429解碼模塊

ARINC429解碼模塊的功能主要在接收單元中實現。接收單元的工作原理與發送單元類似，結構如圖5所示。解碼模塊主要實現將接收到的串行數據轉換為32位并行數據，與DM642的32位數據總線進行連接。接收數據的字長以及數據傳輸的波特率可在狀態控制器中進行設置。

3 模塊軟件設計

3.1 上位機軟件結構設計

虛擬儀器軟面板是為PCI總線ARINC429通訊模塊設計的用戶程序。用戶能夠在計算機上通過對本軟面板的操作，方便靈活地使用和控制本模塊。

上位機軟面板的功能框圖如圖6所示。

圖5 接收單元結構框圖

圖6 上位機軟件功能框

軟面板要完成的主要功能如下：進行ARINC429模塊的復位操作；設置發送通道的通道號、波特率和字長；設置接收通道的通道號、波特率和字長；向某通道發送單個或批量數據；接收某通道的數據并顯示；能夠清空接收數據等。

3.2 儀器驅動函數設計

根據功能要求，設計了相應的回調函數和驅動函數。其中基本函數包括初始化函數、關閉儀器函數、復位函數等，主要是實現計算機通過PCI接口來驅動ARINC429通訊模塊。功能函數部分主要實現以下功能：429模塊寄存器復位函數將429模塊的寄存器復位，復位后默認的通信狀態是波特率為100 Kb/s，字長為32位。發送控制字設置函數能夠設置指定通道的發送控制字。接收控制字設置函數能夠設置指定通道的接收控制字。發送數據函數能夠向某通道發送單個或者批量，發送批量數據時相鄰數據以“，”作為間隔。接收數據函數能夠接收指定通道接收到的所有數據。清空接收數據的功能將在上位機的回調函數中實現。儀器驅動函數樹如圖7所示。

4 測試結果

測試時利用上位機軟件來驗證發送數據與接收數據是否一致。測試結果如圖8所示。點擊“429模塊復位”可以復位8路發送、接收通道的寄存器。在發送設置區域和接收設置區域分別設置發送和接收通道號、波特率和字長，注意發送通道和接收通道的波特率必須一致。

圖7 儀器驅動函數樹

圖8 ARINC429通信模塊測試軟面板

對通道1～8按照上述方法依次進行測試，測試結果如表1所示。

表1 ARINC429測試結果表

由表1可以看到，8個通道發送和接收的數據完全一致。每個通道按照三種波特率100 Kb/s，50 Kb/s，12.5 Kb/s和兩種字長32位、25位共6種組合方式下分別測試，一共進行了48項測試，收發數據完全一致。由此證明了硬件電路能正常工作，FPGA內編寫的編解碼邏輯正確，以及所編寫的DSP程序、儀器驅動函數、回調函數能穩定可靠地工作。

5 結 語

本文設計了一種以DSP+FPGA為核心，利用電平轉換芯片實現PCI總線ARINC429通訊模塊的方案。主要根據ARINC429總線協議在FPGA內部實現了ARINC429的編解碼邏輯，并編寫了DSP程序、儀器驅動程序和上位機軟件，全面完成了通訊模塊的研制。經過測試表明，該設計方案正確可行，降低了多發多收時的成本，減小了電路板的尺寸，使429通訊模塊實現了集成性與小型化，在提供穩定可靠的數據傳輸特性的基礎上提高了設計的通用性和靈活性。該ARINC429通訊模塊在實際應用中，運行穩定，通信快速可靠，具有很高的工程應用價值。

參考文獻

[1] 王超，王小鵬，房超，等.基于HS?3282的DSP 與ARINC429總線通信模塊設計[J].計算機與數字工程，2011，39（8）：181?182.

[2] 張華強，趙剡，陳雨.基于FPGA 的ARINC429 通信系統的設計與實現[J].通信技術，2010，43（12）：4?5.

[3] 李偉林，張曉斌，伍佳妮，等.基于以太網的ARINC429總線高速接口板的設計[J].計算機測量與控制，2009，17（5）：921?922.

[4] 施少敏，馬彥恒.基于接口芯片PCI9030的PCI總線接口卡的設計[J].微計算機信息，2006，11（2）：29?31.

[5] 廖治宇.通用ARINC429總線分析測試儀的軟件設計[D].成都：電子科技大學，2013.

[6] 許永輝，楊京禮，林連雷.TMS320DM642 DSP原理與應用實踐[M].北京：電子工業出版社，2012.

[7] Holt Integrated Circuit Inc. HI?8585， HI?8586 ARINC 429 line driver [R]. USA： Holt Integrated Circuit Inc， 2001.

[8] Holt Integrated Circuit Inc. HI?8444， HI?8445， HI?8448Quad/Octal ARINC 429 line receivers [R]. USA： Holt Integrated Circuit Inc， 2003.

[9] 曾蓉.LXI集成通信模塊的研制[D].哈爾濱：哈爾濱工業大學，2013.

[10] 劉森，許永輝，孫闖.基于LAN的高集成度數據采集設備研制[J].現代電子技術，2013，36（16）：115?116.

4 測試結果

測試時利用上位機軟件來驗證發送數據與接收數據是否一致。測試結果如圖8所示。點擊“429模塊復位”可以復位8路發送、接收通道的寄存器。在發送設置區域和接收設置區域分別設置發送和接收通道號、波特率和字長，注意發送通道和接收通道的波特率必須一致。

圖7 儀器驅動函數樹

圖8 ARINC429通信模塊測試軟面板

對通道1～8按照上述方法依次進行測試，測試結果如表1所示。

表1 ARINC429測試結果表

由表1可以看到，8個通道發送和接收的數據完全一致。每個通道按照三種波特率100 Kb/s，50 Kb/s，12.5 Kb/s和兩種字長32位、25位共6種組合方式下分別測試，一共進行了48項測試，收發數據完全一致。由此證明了硬件電路能正常工作，FPGA內編寫的編解碼邏輯正確，以及所編寫的DSP程序、儀器驅動函數、回調函數能穩定可靠地工作。

5 結 語

本文設計了一種以DSP+FPGA為核心，利用電平轉換芯片實現PCI總線ARINC429通訊模塊的方案。主要根據ARINC429總線協議在FPGA內部實現了ARINC429的編解碼邏輯，并編寫了DSP程序、儀器驅動程序和上位機軟件，全面完成了通訊模塊的研制。經過測試表明，該設計方案正確可行，降低了多發多收時的成本，減小了電路板的尺寸，使429通訊模塊實現了集成性與小型化，在提供穩定可靠的數據傳輸特性的基礎上提高了設計的通用性和靈活性。該ARINC429通訊模塊在實際應用中，運行穩定，通信快速可靠，具有很高的工程應用價值。

參考文獻

[1] 王超，王小鵬，房超，等.基于HS?3282的DSP 與ARINC429總線通信模塊設計[J].計算機與數字工程，2011，39（8）：181?182.

[2] 張華強，趙剡，陳雨.基于FPGA 的ARINC429 通信系統的設計與實現[J].通信技術，2010，43（12）：4?5.

[3] 李偉林，張曉斌，伍佳妮，等.基于以太網的ARINC429總線高速接口板的設計[J].計算機測量與控制，2009，17（5）：921?922.

[4] 施少敏，馬彥恒.基于接口芯片PCI9030的PCI總線接口卡的設計[J].微計算機信息，2006，11（2）：29?31.

[5] 廖治宇.通用ARINC429總線分析測試儀的軟件設計[D].成都：電子科技大學，2013.

[6] 許永輝，楊京禮，林連雷.TMS320DM642 DSP原理與應用實踐[M].北京：電子工業出版社，2012.

[7] Holt Integrated Circuit Inc. HI?8585， HI?8586 ARINC 429 line driver [R]. USA： Holt Integrated Circuit Inc， 2001.

[8] Holt Integrated Circuit Inc. HI?8444， HI?8445， HI?8448Quad/Octal ARINC 429 line receivers [R]. USA： Holt Integrated Circuit Inc， 2003.

[9] 曾蓉.LXI集成通信模塊的研制[D].哈爾濱：哈爾濱工業大學，2013.

[10] 劉森，許永輝，孫闖.基于LAN的高集成度數據采集設備研制[J].現代電子技術，2013，36（16）：115?116.

4 測試結果

測試時利用上位機軟件來驗證發送數據與接收數據是否一致。測試結果如圖8所示。點擊“429模塊復位”可以復位8路發送、接收通道的寄存器。在發送設置區域和接收設置區域分別設置發送和接收通道號、波特率和字長，注意發送通道和接收通道的波特率必須一致。

圖7 儀器驅動函數樹

圖8 ARINC429通信模塊測試軟面板

對通道1～8按照上述方法依次進行測試，測試結果如表1所示。

表1 ARINC429測試結果表

由表1可以看到，8個通道發送和接收的數據完全一致。每個通道按照三種波特率100 Kb/s，50 Kb/s，12.5 Kb/s和兩種字長32位、25位共6種組合方式下分別測試，一共進行了48項測試，收發數據完全一致。由此證明了硬件電路能正常工作，FPGA內編寫的編解碼邏輯正確，以及所編寫的DSP程序、儀器驅動函數、回調函數能穩定可靠地工作。

5 結 語

本文設計了一種以DSP+FPGA為核心，利用電平轉換芯片實現PCI總線ARINC429通訊模塊的方案。主要根據ARINC429總線協議在FPGA內部實現了ARINC429的編解碼邏輯，并編寫了DSP程序、儀器驅動程序和上位機軟件，全面完成了通訊模塊的研制。經過測試表明，該設計方案正確可行，降低了多發多收時的成本，減小了電路板的尺寸，使429通訊模塊實現了集成性與小型化，在提供穩定可靠的數據傳輸特性的基礎上提高了設計的通用性和靈活性。該ARINC429通訊模塊在實際應用中，運行穩定，通信快速可靠，具有很高的工程應用價值。

參考文獻

[1] 王超，王小鵬，房超，等.基于HS?3282的DSP 與ARINC429總線通信模塊設計[J].計算機與數字工程，2011，39（8）：181?182.

[2] 張華強，趙剡，陳雨.基于FPGA 的ARINC429 通信系統的設計與實現[J].通信技術，2010，43（12）：4?5.

[3] 李偉林，張曉斌，伍佳妮，等.基于以太網的ARINC429總線高速接口板的設計[J].計算機測量與控制，2009，17（5）：921?922.

[4] 施少敏，馬彥恒.基于接口芯片PCI9030的PCI總線接口卡的設計[J].微計算機信息，2006，11（2）：29?31.

[5] 廖治宇.通用ARINC429總線分析測試儀的軟件設計[D].成都：電子科技大學，2013.

[6] 許永輝，楊京禮，林連雷.TMS320DM642 DSP原理與應用實踐[M].北京：電子工業出版社，2012.

[7] Holt Integrated Circuit Inc. HI?8585， HI?8586 ARINC 429 line driver [R]. USA： Holt Integrated Circuit Inc， 2001.

[8] Holt Integrated Circuit Inc. HI?8444， HI?8445， HI?8448Quad/Octal ARINC 429 line receivers [R]. USA： Holt Integrated Circuit Inc， 2003.

[9] 曾蓉.LXI集成通信模塊的研制[D].哈爾濱：哈爾濱工業大學，2013.

[10] 劉森，許永輝，孫闖.基于LAN的高集成度數據采集設備研制[J].現代電子技術，2013，36（16）：115?116.