邊界掃描電路故障類型分析

耿 爽

（中國電子科技集團公司第四十七研究所，沈陽110032）

邊界掃描電路故障類型分析

耿 爽

（中國電子科技集團公司第四十七研究所，沈陽110032）

邊界掃描電路是在ASIC和FPGA中廣泛應用的一種可測性設(shè)計。介紹了邊界掃描電路的發(fā)展及應用，闡述了邊界掃描電路的電路結(jié)構(gòu)，并著重研究了邊界掃描電路的故障類型及測試方法。

邊界掃描；測試存取通道；故障

1 引 言

邊界掃描電路是在ASIC和FPGA中廣泛應用的一種可測性設(shè)計。掃描測試技術(shù)從70年代開始出現(xiàn)，最早用于電路板測試中。到1990年IEEE組織開始推行IEEE1149.1邊界掃描標準后，邊界掃描電路已在業(yè)界成為一種流行的可測性設(shè)計，之后被眾多ASIC和FPGA生產(chǎn)商采用。邊界掃描測試不需要將器件的每個管腳都連接到測試設(shè)備，從而大大降低了測試成本，增加了測試的靈活性。

2 邊界掃描電路結(jié)構(gòu)

邊界掃描電路按IEEE1149.1標準構(gòu)成，其中含有測試存取通道TAP（Test Access Port）、TAP控制器、指令寄存器、數(shù)據(jù)寄存器、器件標志寄存器（若存在）、邊界掃描寄存器、邊界掃描單元等。圖1為邊界掃描電路的基本結(jié)構(gòu)。

在應用邊界掃描技術(shù)測試電路之前，必須保證邊界掃描電路結(jié)構(gòu)的完備性及各個邏輯功能模塊的正確性。因此必須對相應的訪問端口、連線資源和寄存器進行測試。

圖1 邊界掃描電路的基本結(jié)構(gòu)

3 測試電路圖及TAP控制器的狀態(tài)機

測試期間，下列測試條件應符合電路詳細規(guī)范的規(guī)定，測試電路如圖2所示。

·環(huán)境或參考點溫度；

·施加的電源電壓；

·邊界掃描指令；

·輸入時鐘信號（TCK）的幅度Vm、脈沖寬度tw、上升時間tr、下降時間tf等；

·輸入端施加的電壓VI；

圖2 測試電路圖

圖3 TAP控制器的狀態(tài)機

4 故障類型及測試方法

邊界掃描電路的故障類型分為：TAP端口信號線故障和寄存器功能故障。

4.1 TAP端口信號線故障

TAP端口信號線故障包括呆滯橋接和開路等故障，由于TDI、TDO、TRST端口有內(nèi)部上拉電阻，所以它們的開路故障可歸結(jié)為橋接故障。

TDI與TDO的開路和呆滯故障將使移出的數(shù)據(jù)始終不變，所以，只要測試碼中既有0又有1便可檢測出此類故障。

若時鐘信號TCK發(fā)生呆滯型故障，則邊界掃描測試不起作用，這種故障很容易判斷；若TCK與其它信號線橋接，在其他信號有較強驅(qū)動能力時，TCK信號將被迫隨之變化，TAP因此不能產(chǎn)生正常的狀態(tài)改變，在TCK信號有較強驅(qū)動能力時，則只能通過功能測試來發(fā)現(xiàn)此故障。

當TMS發(fā)生呆滯型故障時，TAP控制器將可能停滯于Test-Logic-Reset、Run-Test-／Idle、Shift-DR、Shift-IR、Pause-DR和Pause-IR等6個可循環(huán)狀態(tài)。若TMS橋接于一個較強信號，與TCK的情況類似，TAP工作狀態(tài)不正常；若橋接一個較弱的信號，就只能通過功能測試來發(fā)現(xiàn)故障。

TDI、TDO、TCK、TMS和TRST端口之間若發(fā)生橋接故障，則某個信號的錯誤變化會導致狀態(tài)預置、保持或移位出錯，這可通過TDO的輸出異常檢測出。這幾個信號中，TRST基本保持不變；TMS在保持某狀態(tài)時持續(xù)為0，改變狀態(tài)時要加0或1；TDI和TDO輸入與輸出的測試碼有0、1變化；TCK本身就是0、1變化的時鐘信號。可見，在對電路進行狀態(tài)預置時，必然會出現(xiàn)TCK、TMS和TRST短路故障的測試碼；在對邊界掃描電路進行狀態(tài)保持和移位時，只要測試碼中既有0又有1就會出現(xiàn)TDI、TDO、TCK、TMS和TRST之間短路的向量。

根據(jù)上述原理，在對各寄存器進行功能測試的同時，加入能夠檢測各TAP端口信號故障的測試碼，就可以對TAP端口信號線的故障進行定位，從而修正設(shè)計。

4.2 寄存器功能故障

寄存器故障包括指令寄存器、器件標志寄存器（若存在）、旁路寄存器、邊界掃描寄存器的故障。這些故障將導致測試功能異常，對這些故障需要分別進行功能測試。

4.2.1 指令寄存器功能測試

指令寄存器是一種串行輸入并行輸出的寄存器，它由移位寄存觸發(fā)器和并行輸出鎖存器構(gòu)成，前者保存著經(jīng)過指令寄存器傳送的指令位，后者保持著當前指令位。IEEE1149.1標準規(guī)定移位寄存器最低兩位必須為“01”，其余位由廠商自行定義，這樣可以保證通過Capture信號可以檢測到掃描鏈上固定為0和固定為1的故障。

對指令寄存器的檢測首先要移出正確的指令捕獲數(shù)據(jù)。可以給指令寄存器輸入一個與所有指令寄存器內(nèi)容不同的字串，并與掃描鏈中最長的IR位數(shù)相同。檢測移出數(shù)據(jù)是否與實際數(shù)據(jù)一致。分別測試旁路指令（BYPASS）、采樣指令（SAMPLE）、預裝指令（PRELOAD）、和外測試指令（EXTEST）等。

4.2.2 器件標志寄存器功能測試

器件標志寄存器是邊界掃描測試中可選的寄存器，根據(jù)IEEE1149.1標準的要求，它共有32位，提供了器件廠商代碼、器件型號和版本號的二進制信息，最低位LSB強制為“1”，說明此寄存器的存在。芯片ID碼是識別芯片的內(nèi)建器件標識碼，通過檢測芯片ID碼可以識別該芯片，判斷芯片裝配正確與否，并可進一步判斷芯片的型號、生產(chǎn)廠家及版本號與其標識是否相符，辨別芯片的真?zhèn)巍?/p>

根據(jù)IEEE1149.1標準，在復位狀態(tài)下，標志寄存器（若存在）被直接接入TDI與TDO之間，此時，在Shift-DR狀態(tài)下進行數(shù)據(jù)移位，從TDO移出的數(shù)據(jù)即為器件標志代碼。

4.2.3 旁路寄存器功能測試

旁路寄存器是一個單數(shù)據(jù)位移位寄存器。它可使不需要測試的芯片被旁路，從而縮短掃描鏈路的長度，提高測試效率，或者在測試期間，它能使芯片脫離某種工作模式。

若標志寄存器不存在，在復位狀態(tài)，旁路寄存器被接至TDI與TDO之間，否則，給IR輸入BYPASS指令以選擇旁路寄存器。在 TAP控制器的Capture-DR狀態(tài)，TCK的上升沿使旁路寄存器被設(shè)置為邏輯“0”。

旁路寄存器檢測中，為確保所有掃描芯片的旁路寄存器正確連接，在選擇旁路寄存器后，應再輸入與芯片數(shù)目相同的全“1”與全“0”字串，如兩芯片互連，則輸入“0011”（LSB最靠近TDO），從TDO移出數(shù)據(jù)應當是“001100”。

4.2.4 邊界掃描寄存器功能測試

邊界掃描單元BSC（Boundary Scan Cell）是位于器件的輸入輸出管腳與內(nèi)核電路之間的移位寄存器，這些單元互連就構(gòu)成了邊界掃描寄存器BSR。BSC必須具有移位數(shù)據(jù)寄存器、更新數(shù)據(jù)寄存器和捕獲數(shù)據(jù)寄存器等測試功能。為測試其功能的正確性，首先應該通過加載SAMPLE指令來選擇邊界掃描寄存器，使其連接在TDI與TDO之間。然后生成由0，1組成的N位偽隨機測試碼（N為掃描鏈中BSC的總長度）。在TCK和TMS的共同作用下，將測試碼由TDI送入芯片的邊界掃描鏈路，在芯片的TDO處采集并移出數(shù)據(jù)，通過比較TDO移出的數(shù)據(jù)與測試碼是否一致判斷邊界掃描單元的完好性。

5 結(jié)束語

隨著集成電路功能、封裝技術(shù)、PCB制造技術(shù)的不斷發(fā)展，邊界掃描技術(shù)已廣泛應用于ASIC和FPGA中。介紹了邊界掃描電路的電路結(jié)構(gòu)，并對邊界掃描電路的故障類型及測試方法進行了詳細探討。應用邊界掃描技術(shù)大大提高了產(chǎn)品的可測性，縮短了產(chǎn)品的設(shè)計和開發(fā)周期。

［1］Colin M.Maunder＆rodham E.Tulloss.The Test Portand Boundary Scan Architecture［M］.Washington，USA：IEEE Computer Society Press，1990.

［2］IEEE Std 1149.1-1990.IEEEStandard Test Access Port and Boundary Scan Architecture［S］.1993.

［3］雷紹充.VLSI測試方法學和可測性設(shè)計［M］.北京：電子工業(yè)出版社，2005.

Analysis of Fault Type for Boundary Scan Circuit

GENG Shuang
（The 47th Research Institute of China Electronics Technology Group Corporation，Shenyang 110032，China）

The boundary scan circuit，as an DFT（Design For Test），is widely used in ASIC and FPGA.The development and application of boundary scan circuit are introduced in this paper and the structure of boundary scan circuit is explained aswell.The fault type and testmethod of boundary scan circuit are researched in detail.

Boundary scan；TAP（Test Access Port）；Fault

10.3969／j.issn.1002-2279.2014.03.002

TN4

：A

：1002-2279（2014）03-0005-03

耿爽（1974-），女，吉林省吉林市人，高級工程師，主研方向：集成電路測試技術(shù)。

2013-09-17