系數(shù)可配FIR濾波器在超聲探傷系統(tǒng)中的應(yīng)用*

(安徽大學(xué)電子信息工程學(xué)院 合肥 230601)

系數(shù)可配FIR濾波器在超聲探傷系統(tǒng)中的應(yīng)用*

許先璠劉義韓留軍

(安徽大學(xué)電子信息工程學(xué)院 合肥 230601)

利用FPGA的并行數(shù)據(jù)處理及在線(xiàn)可重構(gòu)的特性,提出了一種基于FPGA的高速且系數(shù)在線(xiàn)可配的FIR數(shù)字濾波器實(shí)現(xiàn)方案。采用該方案設(shè)計(jì)的濾波器,可使用戶(hù)在不影響系統(tǒng)正常工作的情況下,實(shí)現(xiàn)對(duì)濾波器系數(shù)實(shí)時(shí)重新配置的目的。通過(guò)實(shí)踐測(cè)試表明:該方案設(shè)計(jì)的FIR數(shù)字濾波器,在數(shù)字超聲探傷系統(tǒng)中得到有效、靈活的應(yīng)用。

FPGA; 可重構(gòu); FIR數(shù)字濾波器; 系數(shù)在線(xiàn)可配

ClassNumberO426

1 引言

數(shù)字濾波器作為一種常用的數(shù)字信號(hào)處理手段,已經(jīng)廣泛應(yīng)用于圖像處理、語(yǔ)音識(shí)別及超聲檢測(cè)等領(lǐng)域。有限脈沖響應(yīng)(finite impulse response,FIR)[1]因具有嚴(yán)格的線(xiàn)性相位關(guān)系,在通信系統(tǒng)中被廣泛使用。隨著現(xiàn)代數(shù)字通信系統(tǒng)對(duì)大批量數(shù)字信號(hào)處理的實(shí)時(shí)性、高精度及靈活性的需求,更多的設(shè)計(jì)者開(kāi)始采用FPGA來(lái)實(shí)現(xiàn)信號(hào)處理功能[2]。

在超聲波探傷系統(tǒng)中[3],FIR數(shù)字濾波器主要用來(lái)實(shí)現(xiàn)對(duì)超聲波回波信號(hào)的去噪。超聲波探傷設(shè)備在實(shí)際的檢測(cè)過(guò)程中,需要根據(jù)被測(cè)工件的材質(zhì),時(shí)常更換不同頻率的超聲波探頭。這就導(dǎo)致系統(tǒng)在實(shí)現(xiàn)去噪功能時(shí),就需要針對(duì)使用的超聲波頻率相應(yīng)、靈活地改變?yōu)V波功能模塊的參數(shù)。針對(duì)這一應(yīng)用需求,本文基于FPGA設(shè)計(jì)了一款系數(shù)動(dòng)態(tài)可配的FIR數(shù)字濾波器[4]。

2 FIR濾波器原理及實(shí)現(xiàn)

實(shí)際中常用的數(shù)字濾波器為線(xiàn)性時(shí)不變(Linear Time-Invariant,LTI)濾波器[1],其系統(tǒng)傳遞函數(shù)可表示為

(1)

X(n)為輸入信號(hào),Y(n)為輸出信號(hào),h(n)為系統(tǒng)的單位沖擊響應(yīng)。由式(1)不難發(fā)現(xiàn),FIR濾波器的濾波過(guò)程就是信號(hào)延遲、乘積及累加的過(guò)程。通常所稱(chēng)的濾波器階數(shù)就對(duì)應(yīng)輸入數(shù)字序列的延遲的級(jí)數(shù),系數(shù)就對(duì)應(yīng)各級(jí)延遲序列的乘積基數(shù)。通常數(shù)字濾波器的實(shí)現(xiàn)可采用軟、硬件方式。

軟件控制靈活,實(shí)現(xiàn)簡(jiǎn)單,但處理速度受限于處理器指令的處理周期,效率較低很難滿(mǎn)足系統(tǒng)需求;數(shù)字濾波器的硬件實(shí)現(xiàn)一般采用DSP和FPGA,DSP是專(zhuān)門(mén)針對(duì)數(shù)字信號(hào)處理應(yīng)用,指令、結(jié)構(gòu)經(jīng)過(guò)優(yōu)化并且內(nèi)部集成大量硬件乘法器的數(shù)字信號(hào)處理器;FPGA具有并行數(shù)據(jù)處理能力,并且隨著速度的不斷提升及內(nèi)部可集成DSP功能單元,其數(shù)字信號(hào)處理能力也是日漸突出。結(jié)合超聲波系統(tǒng)功能實(shí)現(xiàn),考慮到FPGA兼具在數(shù)據(jù)采集控制、數(shù)據(jù)傳輸及通信接口控制方面的優(yōu)勢(shì),在設(shè)計(jì)FIR濾波器去噪時(shí)采用FPGA實(shí)現(xiàn)。

3 基于FPGA的動(dòng)態(tài)系數(shù)可配FIR 濾波器設(shè)計(jì)方法

3.1動(dòng)態(tài)系數(shù)可配FIR實(shí)現(xiàn)方案[5]

本文設(shè)計(jì)的FIR濾波器的動(dòng)態(tài)系數(shù)可重配功能,主要借助于FPGA的動(dòng)態(tài)可重構(gòu)這一特性。所謂FPGA動(dòng)態(tài)重構(gòu),是指基于SRAM工藝的FPGA在一定得外部信息觸發(fā)下,實(shí)現(xiàn)FPGA芯片局部邏輯資源的高速動(dòng)態(tài)重配置。結(jié)合超聲波探傷系統(tǒng)應(yīng)用,動(dòng)態(tài)系數(shù)可重配FIR濾波器的具體設(shè)計(jì)思路為:利用Xilinx嵌入式開(kāi)發(fā)平臺(tái)EDK,在單片F(xiàn)PGA中定制嵌入式微處理器Microblaze、編寫(xiě)自定義FIR濾波器系數(shù)配置功能IP核及調(diào)用Xilinx官方提供的FIR濾波器等功能模塊,構(gòu)建一個(gè)基于FPGA的SOPC(可編程片上系統(tǒng))[6～7]實(shí)現(xiàn)濾波器參數(shù)在線(xiàn)可調(diào)的系統(tǒng)功能。其系統(tǒng)功能模塊如圖1所示。

圖1 系統(tǒng)功能模塊框圖

如圖1所示。整個(gè)功能模塊的工作狀態(tài)受控于嵌入式微處理器microblaze,處理器利用以太網(wǎng)傳輸媒介接收由上位機(jī)輸入的濾波器系數(shù),再由microblaze通過(guò)總線(xiàn)接口把系數(shù)傳入自定義IP核內(nèi)的系數(shù)存儲(chǔ)單元,緊接著系數(shù)重配置邏輯根據(jù)特定的配置時(shí)序,通過(guò)FIR濾波器功能模塊提供的配置接口實(shí)現(xiàn)濾波器系數(shù)重配置功能。

3.2 FIR濾波器設(shè)計(jì)及實(shí)現(xiàn)

利用FPGA實(shí)現(xiàn)FIR濾波器功能,設(shè)計(jì)者可采用HDL硬件描述語(yǔ)言[8]的形式或者直接調(diào)用其官方提供的相關(guān)IP功能模塊進(jìn)行設(shè)計(jì)。Ip core是預(yù)先設(shè)計(jì)好、經(jīng)過(guò)嚴(yán)格測(cè)試和優(yōu)化過(guò)的電路功能模塊,如乘法器、FIR濾波器、通信接口等,并且一般采用參數(shù)可配置的結(jié)構(gòu),方便用戶(hù)根據(jù)實(shí)際情況來(lái)調(diào)用這些模塊。本設(shè)計(jì)實(shí)現(xiàn)中使用的是Xilinx公司設(shè)計(jì)的FIR Compiler IP核提供一個(gè)通用的接口,協(xié)助用戶(hù)設(shè)計(jì)一個(gè)參數(shù)化、面積優(yōu)化的高性能FIR濾波器。FIR Compiler IP模型及端口如圖2所示。

該功能模塊提供四個(gè)通信端口:數(shù)據(jù)輸出、通道配置、系數(shù)重載及濾波器數(shù)據(jù)出處端口,用戶(hù)需要按照特點(diǎn)的通信協(xié)議對(duì)各個(gè)端口的數(shù)據(jù)交互進(jìn)行時(shí)序控制,具體的數(shù)據(jù)交互時(shí)序可參考Xilinx官方提供的IP數(shù)據(jù)手冊(cè)[9]。

4 仿真及實(shí)測(cè)結(jié)果

針對(duì)超聲波探頭發(fā)射頻率為5MHz的探傷系統(tǒng),設(shè)計(jì)一個(gè)采樣頻率60MHz、上截止頻率3.5MHz、下截止頻率6.5MHz、16階的帶通濾波器。利用Matlab[10]軟件中的FDATool工具箱設(shè)計(jì)一個(gè)16階的切比雪夫帶通濾波器,得到一組參數(shù)的濾波器系數(shù),濾波器的頻譜響應(yīng)如圖3所示;然后在整個(gè)系統(tǒng)運(yùn)行過(guò)程中,通過(guò)人機(jī)界面端口在線(xiàn)配置系統(tǒng)濾波器。

圖3 濾波器頻譜響應(yīng)

1)仿真測(cè)試:信號(hào)源輸入不同頻率的正弦波,上位機(jī)觀察到經(jīng)濾波后的波形分別如圖4～圖6所示。

圖4 輸入3MHz正弦信號(hào)的濾波輸出

圖5 輸入5MHz正弦信號(hào)的濾波輸出

圖6 輸入10MHz正弦信號(hào)的濾波輸出

由圖4～圖6可以看出,設(shè)計(jì)實(shí)現(xiàn)的帶通濾波器對(duì)低頻、高頻(相對(duì)而言)信號(hào)具有明顯的衰減作用,能夠?qū)崿F(xiàn)信號(hào)的濾波去噪功能。

2)實(shí)測(cè)數(shù)據(jù):利用5MHz的回波探頭進(jìn)行系統(tǒng)測(cè)試,觀察濾波器工作前后的超聲波回波波形。如圖所示:濾波前波形圖7曲線(xiàn)較粗,說(shuō)明信號(hào)中疊加了高頻及低頻噪聲,濾波后波形圖8曲線(xiàn)較細(xì),說(shuō)明噪聲去除明顯。對(duì)比前后波形可知,系統(tǒng)能在運(yùn)行期間實(shí)現(xiàn)濾波器系數(shù)重配,且濾波效果較好。

圖7 濾波前波形圖

圖8 濾波后波形圖

5 結(jié)論

本文論述的采用FPGA實(shí)現(xiàn)的FIR數(shù)字濾波器是基于硬件邏輯,允許運(yùn)算的并行操作,這極大的提高了系統(tǒng)的處理速度。同時(shí),利用FPGA的動(dòng)態(tài)可重構(gòu)性,實(shí)現(xiàn)了濾波器參數(shù)的動(dòng)態(tài)可調(diào)節(jié)功能,很大程度上提高了超聲波探傷系統(tǒng)的使用靈活性。此外,利用FIR數(shù)字濾波器顯著的線(xiàn)性相位特性,系統(tǒng)在進(jìn)行濾波處理的過(guò)程中能夠保證信號(hào)的無(wú)失真要求。通過(guò)測(cè)試及實(shí)驗(yàn)數(shù)據(jù)分析得出,依據(jù)本方案設(shè)計(jì)實(shí)現(xiàn)的FIR濾波處理模塊,運(yùn)行穩(wěn)定、處理速度快、去噪明顯。

[1]楊守衛(wèi).FIR數(shù)字濾波器應(yīng)用分析探討[J].機(jī)電信息,2011(15):47-49.

[2]高亞軍.基于FPGA的數(shù)字信號(hào)處理[M].北京:電子工業(yè)出版社,2012:85-127.

[3]紀(jì)洪廣,張?zhí)焐?張志勇,等.無(wú)損檢測(cè)中常用聲發(fā)射參數(shù)的分析與評(píng)價(jià)[J].無(wú)損檢測(cè),2001(7):289-294.

[4]鄭軍勝.動(dòng)態(tài)系數(shù)FIR濾波器的FPGA研究[D].西安:西北大學(xué)碩士學(xué)位論文,2011.

[5]胡文靜,陳松,劉翔.基于FPGA的嵌入式程控?cái)?shù)字濾波器實(shí)現(xiàn)研究[J].電子器件,2009(6):1040-1042.

[6]何賓.基于AXI4的可編程SOC系統(tǒng)設(shè)計(jì)[M].北京:清華大學(xué)出版社,2011:55-145.

[7]馮良.可重用設(shè)計(jì)方法在SoPC系統(tǒng)設(shè)計(jì)中的研究與實(shí)現(xiàn)[D].北京:北京交通大學(xué)碩士學(xué)位論文,2008.

[8]夏宇聞,甘偉.Verilog HDL入門(mén)[M].第三版.北京:北京航空航天大學(xué)出版社,2010:27-354.

[9]LogiCORE IP FIR Compiler v6.3 fir_compiler IP User Guide[EB/OL].http://www.xilinx.com/support/documentation/ip_documentation/fir_compiler/v6_3/pg149-fir-compiler.pdf.

[10]王彬,于丹,等.MATLAB數(shù)字信號(hào)處理[M].北京:機(jī)械工業(yè)出版社,2010:120-201.

ApplicationofCoefficientsConfigurableFIRintheUltrasonicFlawDetectionSystem

XU Xianfan LIU Yi HAN Liujun

(College of Electronics Information, Anhui University, Hefei 230601)

The characteristics of parallel processing data and online reconfiguration of FPGA is used, an implement of dynamic coefficient and high-speed FIR digital filter is proposed.In this way, the user can real-time reconfigure the filter without affecting the system under the condition of normal work.Test shows this design of FIR digital filter can work effectively in the digital ultrasonic flaw detection system.

FPGA, online reconfiguration, FIR digital filter, online reconfiguration

2014年3月1日,

:2014年4月15日

許先璠,男,副教授,研究方向:高頻電子技術(shù)應(yīng)用。劉義,男,碩士研究生,研究方向:超聲檢測(cè)。韓留軍,男,碩士研究生,研究方向:無(wú)線(xiàn)通信。

O426DOI:10.3969/j.issn1672-9730.2014.09.036