OpenVPX在數字集群通信處理平臺中的應用

關志華+賈福山

摘 要 OpenVPX總線標準的推出，奠定了新一代專網通信處理平臺的發展方向。數字集群通信系統作為專網通信中的代表，一直沿用著傳統的自定義總線架構，這些架構普遍存在傳輸帶寬低，實時性差，通用性低，系統靈活性差等缺點。文章針對數字集群系統架構提出了一種基于OpenVPX總線標準的數字集群通信處理平臺。處理平臺大幅度的提高了傳輸帶寬，單通道傳輸速率可達6.25Gbps；系統兼容性高，不同廠家間系統可實現模塊間交叉互換；總線分離，根據系統中總線功能性差異細分總線類型；設計靈活性強，可針對不同系統需求進行多種拓撲結構設計。

關鍵詞 OpenVPX；數字集群；傳輸帶寬；系統通用性

中圖分類號：TN911 文獻標識碼：A 文章編號：1671-7597（2014）10-0044-03

隨著現代通信技術的不斷發展，數字集群通信系統正在逐漸向數字化，寬帶化邁進，對系統的用戶帶寬，用戶數量，通信實時性以及系統通用性等方面都有著越來越高的需求，對系統的處理性能，總線架構提出了更加困難的挑戰[1]。

相對于系統平臺處理器的不斷更新，系統的總線架構一直處于更新緩慢且雜亂無章的狀態。

一些廠商依舊在使用上一代的并行總線標準，還有廠商雖然使用的是串行總線標準，但總線類型卻是低速的串行總線，例如10Base-T或100Base-TX，完全不能達到系統對傳輸帶寬和實時性的要求。而且，不同的廠商有著不同的自定義總線架構，系統模塊之間完全無法實現通用互換，對系統的維修性與保障性造成了很大的困難。由上可知，總線架構的更新和統一成為了制約數字集群發展的一個重要因素。

VPX總線架構是一種高速串行總線架構，具有傳輸帶寬高，通用性強，設計靈活性高，可靠性高等特點，目前已廣泛應用于各國通用通信設備中。OpenVPX是VITA組織在VPX總線標準的基礎上推出的新一代總線標準。本文將主要研究OpenVPX在數字集群通信系統中的應用。

1 OpenVPX總線標準

OpenVPX總線標準是VITA組織在2010年更新的最新一代的總線標準，對VPX總線中沒有定義的P2-P6連接器進行了詳細的管腳定義，并且重新定義了系統架構，將系統架構分為了4大類——機架架構、背板架構、槽位架構和模塊架構[2]。所有的架構中，都可以根據板卡尺寸分為3U和6U兩種。

其中，機架架構主要定義了機架的結構類型和輸入電源，模塊的散熱方式，背板的供電電壓與槽位數量等參數。背板架構共分為兩級，第一級定義了槽位類型、通信通道的拓撲結構以及對應的模塊架構等等，第二級定義了結構參數、對應的槽位架構以及通道波特率等，以3U背板為例，具體見圖1。在背板架構中，根據應用將所有總線分為5個層，分別是公用層、數據層、控制層、擴展層以及管理層，以背板架構BKP3-CEN06-15.2.2-1為例，具體見圖2。槽位架構根據槽位的功能特性進行了劃分，可分為負載槽位，交換槽位以及外設槽位等類型，每一種類型的槽位又根據各應用層總線通道類型、數量的不同劃分為多種架構，每一種架構中都對已用連接器的管腳進行了嚴格的定義。模塊架構中主要定義了各功能層總線的詳細類型，如SRIO、1000Base-T以及PCIe等。

每一種架構對應唯一的架構號，可根據架構號在OpenVPX標準中進行查詢并最終確定架構對應的各項參數。

注：①代表背板架構的第一分級

②代表背板架構的第二分級

圖1 3U背板架構分級

注：FP-8組差分對的通道寬度

TP-4組差分對的通道寬度

UTP-2組差分對的通道寬度

圖2 BKP3-CEN06-15.2.2-1背板架構拓撲圖

2 基于OpenVPX標準的集群通信處理平臺

2.1 原理概述

本文主要介紹一種工作帶寬為20 MHz的4載波寬帶數字集群通信系統。該系統的通信處理平臺采用最新的OpenVPX總線標準，原理框圖如圖3所示。

圖3 處理平臺原理框圖

其中，信道機由射頻收/發信道、功率放大器以及數字業務模塊組成，主要完成射頻信號接收與發射、功率放大、天線口功率檢測、基帶調制解調、信道編解碼、功率控制等功能；主控交換單元主要實現無線資源管理、設備管理、空口協議棧、系統時鐘同步以及外部接口接入與管理等功能。天饋單元包括合路器、分路器和雙工器三個模塊：合路器的主要功能是把四路從功放單元發送來的射頻信號合為一路射頻信號并經過天線完成發射；雙工器接在天線下面，作用是將發射和接收用一根天線來實現；分路器的作用是將經LNA放大的信號一分為四，分別作為基站四個信道單元的信號輸入。電源單元負責為整個平臺提供供電電壓。

2.2 基于OpenVPX標準的總線設計

首先，根據通信平臺的結構、供電和散熱等要求定義機架架構，具體的架構號為——CHAS6-RCK-10-1PA-A-5VH-N-BKP6-CEN10-11.2.6n，，下面對此架構號進行詳細的釋。

1）CHAS——標準開發機架；

2）6——6U板卡結構；

3）RCK——19英寸標準機架；

4）10——10槽位；

5）1PA——220 V交流電（50 Hz）；

6）A——氣冷散熱；

7）5VH——背板5 V集中供電；

8）N——無機架管理器；

9）BKP6-CEN10-11.2.6-n——背板架構號。

在確定了機架架構的同時也定義了背板架構號的第一分級，其中的CEN代表集中式的拓撲結構。通過各層總線波特率的不同要求定義n，最后確定的背板架構號為BKP6-CEN10-11.2.6-3，拓撲結構如圖4所示。endprint

由圖4所知，處理平臺采用雙星型拓撲結構10槽位背板，其中4個負載槽位為信道機，另外4個負載槽位為備用擴展，1個交換槽位用于主控交換單元，另一個為備用擴展，這樣不僅可以豐富處理平臺的擴展性，也可以實現平臺的冗余備份功能。每一種背板架構都有對應的槽位架構和模塊架構。BKP6-CEN10-11.2.6-3對應的槽位架構按功能性可分為SLT6-PAY-4F1Q2U2T-10.2.1和SLT6-SWH-16U20F-10.4.2，如圖5所示。

圖5中①為負載槽位的架構概覽，②為交換槽位的架構概覽。由圖可知各功能層總線寬度以及連接器的基本定義，例如，①中數據層總線寬度為4 Fat Pipes（每個Fat Pipes代表8組差分對），并且全部分布在連接器J1中。

圖4 BKP6-CEN10-11.2.6-3背板架構拓撲圖

①SLT6-PAY-4F1Q2U2T-10.1 ②SLT6-SWH-16U20F-10.4.2

圖5 槽位架構概覽

BKP6-CEN10-11.2.6-3對應的負載模塊和交換模塊架構分別為MOD6-PAY-4F1Q2U2T-12.2.1-n和MOD6-SWH-16U20F-12.4.2-n。根據平臺的設計需求最終選擇MOD6-PAY-4F1Q2U2T-12.2.1-12和MOD6-SWH-16U20F-12.4.2-9，兩種模塊架構對應的總線類型如表1所示。

表1 模塊架構總線類型

架構名稱 控制層總線 擴展層總線 數據層總線

MOD6-PAY-4F1Q2U2T-12.2.1-12 1000BASE-BX/ 1000BASE-T PCIe Gen 2 SRIO 2.1 at 6.25 Gbaud

MOD6-SWH-16U20F-12.4.2-9 1000BASE-BX — SRIO 2.1 at 6.25 Gbaud

確定了機架架構，背板結構，槽位架構與模塊架構之后，相當于已經完成了OpenVPX總線標準的引用。但是，在實際設計過程中還是要注意遵守VPX標準關于板卡尺寸，結構尺寸，散熱以及電源設計等各方面的要求[3]。

2.3 主要單元模塊設計

在設計平臺各單元模塊的硬件電路時要完全遵守OpenVPX總線標準的各種要求，包括總線類型、速率、以及管腳分配等。本文以主控交換單元為例進行介紹。

在主控交換單元中，不僅要滿足控制層千兆以太網和數據層RapidIO 2.1（6.25Gbaud）的交換功能，還要滿足處理大量業務數據和控制數據的能力，具體的設計框圖如圖6所示。

圖6 主控交換單元

主控交換單元的處理芯片采用Freescale公司的一款雙核通信處理器，運行頻率最高可達1.2 GHz，支持Serial RapidIO、PCIe、SGMII、USB、增強型三速以太網Ethernet、SPI、UART、I2C、GPIO等接口。千兆以太網交換芯片采用博通公司的一款8+1端口交換芯片，該芯片應用成熟，解決方案豐富，其中8個Serdes/SGMII端口用作與8個負載模塊的控制層總線連接，1個GMII端口用作與處理器的數據交換。高速串行總線RapidIO交換芯片選用IDT公司的一款16端口交換芯片，單端口最大帶寬為20Gbps，總帶寬可達到80Gbps，支持Level Ⅰ等級下的1.25G、2.5G、3.25Gbaud和Level Ⅱ等級下的5G、6.25Gbaud共5種速率選擇，最大支持16路1×模式或4路4×模式，其中9路1×模式端口與8個負載模塊和1個交換模塊的數據層總線連接，1路4×模式端口用作與處理器的數據交換，完全滿足本方案中對數據總線的各項要求。

由圖6所示，主控交換單元的設計不僅滿足了數字集群系統中的各項功能需求，也滿足了OpenVPX總線標準的各項要求。

2.4 信號完整性設計

在本方案中，單通道數據傳輸速率最高可達6.25Gbps，而隨著傳輸速率的變高以及器件尺寸的減小，阻抗匹配、串擾以及EMI等信號完整性問題成為高速電路設計時必須要考慮的問題，RapidIO和SGMII接口芯片內部做了100歐姆的阻抗匹配，但在電路設計時還需在每一對發送接收鏈路上加一個75-200nF的電容，目的是實現線路上的交流耦合和直流阻隔。主控單元的DDR2設計時，需要在地址、數據和時鐘信號線的接收端加入并聯阻抗匹配，這種匹配的好處是不會影響信號的邊沿速率。其他的數據信號和時鐘信號也分別用到了發送端串聯匹配和接收端阻容并聯匹配等阻抗匹配的方法。

控制高速電路設計中的串擾問題主要有兩種方法。一種是在PCB布線時注意信號線之間的間距和平行走線的長度，即3W原則（兩相鄰信號線的中心距不少于信號線寬度的3倍）。另一種是降低信號的邊沿速率，信號的邊沿速率過高不僅會引起串擾問題，還會產生EMI問題，降低邊沿速率可以通過設置高速芯片（如DDR等）內部的寄存器完成[4]。

在PCB設計時，使用了Allegro PCB SI工具對高速電路的串擾和反射進行了前仿真和后仿真，參考仿真結果完成器件的布局和信號線的布線，有效的避免了信號完整性問題[5]。

3 性能分析

3.1 處理性能分析

處理性能是指綜合交換單元的處理器性能（即每秒處理指令能力）和處理器與交換芯片間的總線帶寬。其中，處理器的性能如表2所示。

表2 處理器的性能分析

內核名稱 內核數量 運行頻率 單位頻率性能 處理器性能

e500 2 1.2 GHz 2.4 Mips/MHz 5760Mips

處理器與交換芯片間的總線帶寬如表3所示。

表3 處理器與交換芯片間的總線帶寬endprint

接口類型 單通道速率 總線帶寬

4×RapidIO 3.125Gbit/s 12.5G Gbit/s

GMII 1.25Gbit/s 1.25Gbit/s

由表2和表3可知，處理器的最高性能可達5760Mips，約為普遍集群處理平臺的7-9倍；處理器與交換芯片間的總線帶寬為13.75Gbps，約為普遍集群處理平臺的10-11倍。

3.2 傳輸性能分析

傳輸性能分為數據層傳輸性能、控制層傳輸性能和擴展層傳輸性能，具體如表4所示。

表4 各應用層傳輸帶寬

應用層 接口類型 單通道速率 通道數 總線帶寬

數據層 1×RapidIO 6.25Gbit/s 2 12.5G Gbit/s

控制層 SGMII 1.25Gbit/s 2 2.5Gbit/s

擴展層 PCIe 5Gbit/s 1 5Gbit/s

由表4所知，數據層的傳輸帶寬為12.5Gbps，控制層的傳輸帶寬為2.5Gbps，擴展層的傳輸帶寬為5Gbps，每一層的傳輸帶寬均比普通集群處理平臺的帶寬有了數量級的提升。

4 結論

本文在OpenVPX總線標準協議的基礎上，設計了一種新型的數字集群通信處理平臺，在提高了處理性能和傳輸性能的同時，增強了設備的設計靈活性和可靠性。這種數字集群通信處理平臺打破了不同廠商之間的通用性壁壘，實現了任意模塊的通用互換，增加了設備的維修性和保障性，提高了使用價值和商業價值，未來將更加廣泛的應用到公安、消防、地鐵等專用網絡領域。

參考文獻

[1]徐曉濤，等.數字集群移動通信系統原理與應用[M].北京：人民郵電出版社，2008.

[2]ANSI/VITA65-2010， Open VPXTM System Specification[S].2010.

[3]ANSI/VITA46.0-2007，American National Standard for VPX Baseline Standard [S].2007.

[4]王劍宇，蘇穎.高速電路設計實踐[M].北京：電子工業出版社，2010.

[5]周潤景，袁偉亭.Cadene 高速電路板設計與仿真[M].北京：電子工業出版社，2006.

作者簡介

關志華（1986-），男，工程師，主要從事數字集群系統的硬件設計與開發。

賈福山（1983-）男，工程師，主要從事寬帶數字信號處理平臺的設計工作。endprint

接口類型 單通道速率 總線帶寬

4×RapidIO 3.125Gbit/s 12.5G Gbit/s

GMII 1.25Gbit/s 1.25Gbit/s

由表2和表3可知，處理器的最高性能可達5760Mips，約為普遍集群處理平臺的7-9倍；處理器與交換芯片間的總線帶寬為13.75Gbps，約為普遍集群處理平臺的10-11倍。

3.2 傳輸性能分析

傳輸性能分為數據層傳輸性能、控制層傳輸性能和擴展層傳輸性能，具體如表4所示。

表4 各應用層傳輸帶寬

應用層 接口類型 單通道速率 通道數 總線帶寬

數據層 1×RapidIO 6.25Gbit/s 2 12.5G Gbit/s

控制層 SGMII 1.25Gbit/s 2 2.5Gbit/s

擴展層 PCIe 5Gbit/s 1 5Gbit/s

由表4所知，數據層的傳輸帶寬為12.5Gbps，控制層的傳輸帶寬為2.5Gbps，擴展層的傳輸帶寬為5Gbps，每一層的傳輸帶寬均比普通集群處理平臺的帶寬有了數量級的提升。

4 結論

本文在OpenVPX總線標準協議的基礎上，設計了一種新型的數字集群通信處理平臺，在提高了處理性能和傳輸性能的同時，增強了設備的設計靈活性和可靠性。這種數字集群通信處理平臺打破了不同廠商之間的通用性壁壘，實現了任意模塊的通用互換，增加了設備的維修性和保障性，提高了使用價值和商業價值，未來將更加廣泛的應用到公安、消防、地鐵等專用網絡領域。

參考文獻

[1]徐曉濤，等.數字集群移動通信系統原理與應用[M].北京：人民郵電出版社，2008.

[2]ANSI/VITA65-2010， Open VPXTM System Specification[S].2010.

[3]ANSI/VITA46.0-2007，American National Standard for VPX Baseline Standard [S].2007.

[4]王劍宇，蘇穎.高速電路設計實踐[M].北京：電子工業出版社，2010.

[5]周潤景，袁偉亭.Cadene 高速電路板設計與仿真[M].北京：電子工業出版社，2006.

作者簡介

關志華（1986-），男，工程師，主要從事數字集群系統的硬件設計與開發。

賈福山（1983-）男，工程師，主要從事寬帶數字信號處理平臺的設計工作。endprint

接口類型 單通道速率 總線帶寬

4×RapidIO 3.125Gbit/s 12.5G Gbit/s

GMII 1.25Gbit/s 1.25Gbit/s

由表2和表3可知，處理器的最高性能可達5760Mips，約為普遍集群處理平臺的7-9倍；處理器與交換芯片間的總線帶寬為13.75Gbps，約為普遍集群處理平臺的10-11倍。

3.2 傳輸性能分析

傳輸性能分為數據層傳輸性能、控制層傳輸性能和擴展層傳輸性能，具體如表4所示。

表4 各應用層傳輸帶寬

應用層 接口類型 單通道速率 通道數 總線帶寬

數據層 1×RapidIO 6.25Gbit/s 2 12.5G Gbit/s

控制層 SGMII 1.25Gbit/s 2 2.5Gbit/s

擴展層 PCIe 5Gbit/s 1 5Gbit/s

由表4所知，數據層的傳輸帶寬為12.5Gbps，控制層的傳輸帶寬為2.5Gbps，擴展層的傳輸帶寬為5Gbps，每一層的傳輸帶寬均比普通集群處理平臺的帶寬有了數量級的提升。

4 結論

本文在OpenVPX總線標準協議的基礎上，設計了一種新型的數字集群通信處理平臺，在提高了處理性能和傳輸性能的同時，增強了設備的設計靈活性和可靠性。這種數字集群通信處理平臺打破了不同廠商之間的通用性壁壘，實現了任意模塊的通用互換，增加了設備的維修性和保障性，提高了使用價值和商業價值，未來將更加廣泛的應用到公安、消防、地鐵等專用網絡領域。

參考文獻

[1]徐曉濤，等.數字集群移動通信系統原理與應用[M].北京：人民郵電出版社，2008.

[2]ANSI/VITA65-2010， Open VPXTM System Specification[S].2010.

[3]ANSI/VITA46.0-2007，American National Standard for VPX Baseline Standard [S].2007.

[4]王劍宇，蘇穎.高速電路設計實踐[M].北京：電子工業出版社，2010.

[5]周潤景，袁偉亭.Cadene 高速電路板設計與仿真[M].北京：電子工業出版社，2006.

作者簡介

關志華（1986-），男，工程師，主要從事數字集群系統的硬件設計與開發。

賈福山（1983-）男，工程師，主要從事寬帶數字信號處理平臺的設計工作。endprint