空間交會對接多體制接收機設計與實現

程慶林，洪 亮，吳毅杰，石云墀

（上海航天電子技術研究所，上海201109）

空間交會對接多體制接收機設計與實現

程慶林，洪 亮，吳毅杰，石云墀

（上海航天電子技術研究所，上海201109）

空間交會對接時，空空通信系統需在兩個航天器之間建立雙向通信鏈路，完成兩者間的信息交換。在載人航天交會對接任務中，空空通信系統擔負交會對接段以及撤離段航天器間的雙向鏈路數據傳輸任務。針對不同的任務模式、分析不同信號的解調模型和算法特點，基于軟件無線電技術確定本系統的全數字化解調算法和硬件平臺設計方案，實現過程運用復用／優化設計思路，節省了邏輯資源、降低了算法復雜度。對關鍵指標的測試表明，該設計可滿足空空通信系統的指標需求。

多體制；數字接收機；空空通信系統；交會對接

1 引言

航天器空間交會對接是空間交會與空間對接的總稱，是兩個航天器之間的在軌運動行為。通常稱在軌運行的航天器為目標航天器，與目標航天器進行交會對接的航天器為追蹤航天器。空空通信設備在執行任務A時，追蹤航天器與目標航天器之間雙向數據傳輸速率較低，采用DS?DB?PSK（Direct Sequence Spread Spectrum?Differential Encode Binary Phase?Shift Keying）直接序列擴頻方式進行通信；空空通信設備任務模式為任務B時，追蹤航天器與目標航天器之間雙向數據傳輸速率較高，追蹤航天器與目標航天器之間空空通信采用非擴頻的差分二相相移鍵控（Differentially Encoded Binary Phase?Shift Keying，DBPSK）和差分正交相移鍵控（Differentially Encoded Quadra?ture Phase?Shift Keying，DQPSK）進行通信。本文從硬件平臺通用化、軟件功能模塊化的角度出發，在基于“FPGA（Field Programmable Gate Array）、ADC（Analog Digital Converter）”架構的硬件平臺上設計并實現了一種具有三種解調模式的數字接收機。在繼承二期空空通信接口和通信指標的基礎上擴展了接收機的DQPSK解調功能，提高了應用廣度和可靠性。

2 需求分析

2.1 工作模式需求

1）在執行任務A時，數據通信鏈路繼承二期空空通信的通信模式。整個過程中空空通信鏈路數據率較低，綜合考慮發射功率和捕獲跟蹤作用距離，應采用擴頻方式進行通信。

擴頻模式下，直接序列擴頻體制將原始數據與遠高于其碼速率的偽噪聲序列模二加后生成新序列，可明顯擴展信號頻譜。接收時，利用偽噪聲序列的自相關特性能將信號能量集中在窄帶范圍內，提高接收信號的信噪比，獲得較高的處理增益［1］。

2）在執行任務B時，數據通信鏈路需要在任務A的基礎上增加大量的數據，雙向通道數據量較大，應采用非擴頻的模式進行通信。

非擴頻模式下，相移鍵控（Phase?Shift Keying，PSK）調制方式具有恒定的包絡、在給定信號電平中有最低誤碼率、高效率等特點而被廣泛應用在軍事和商業通信系統中［2］。QPSK調制體制在相同符號速率情況下碼速率是BPSK調制的2倍，擁有更高的頻帶利用率［3］。針對雙向通信鏈路需求同時繼承二期的通信需求保留非擴頻DBPSK調制體制，新增DQPSK調制體制。

表1給出了空空通信設備在不同任務模式下的數據率和工作模式。

表1 不同任務模式下工作模式和數據率需求Table 1 The modulation mode and bit rate requirementat different stages

2.2 調制模式和碼速率

空空通信設備具有擴頻與非擴頻兩種通信模式，表2給出了兩種通信體制下空空通信機中的傳輸速率及調制方式。

表2 空空通信機碼速率及調制方式Table 2 The bit rate and modulation mode of space to space communicator

3 多體制接收機的設計

空空通信機是空間交會對接任務中的核心設備，它的內部結構如圖1所示。多體制中頻接收機作為空空通信機中的關鍵部件，需要把天線接收到的信號放大、數字下變頻、解擴、解調、RS解碼后送給空空接口［1］。

圖1 空空通信機內部組成Fig.1 The structure of space to space communicator

多體制接收機中的關鍵技術是中頻信號的解擴、解調，該功能由中頻解擴／解調模塊實現［1］。考慮到追蹤航天器和目標航天器的通信鏈路中的碼速率、擴頻比不同，若要采用軟件無線電技術實現三種不同的調制體制的中頻信號的解擴／解調功能，從平臺通用化的角度出發可基于相同的硬件平臺加載不同的軟件來實現；從軟件功能模塊化的角度出發可對功能相同的模塊進行復用設計，減少邏輯器件的資源損耗；從工程繼承性角度出發可涵蓋之前的空空通信指標和接口，增強可靠性。

多體制中頻解擴／解調模塊的主要技術指標：中頻7X MHz；采樣率DS＿DBPSK：45.X MHz／56. X MHz，DQPSK：45.X MHz，DBPSK：56.X MHz；載波最大多普勒頻偏15 kHz。

4 多體制接收機的實現

4.1 硬件設計

系統的應用目標包含航天產品，對可靠性的要求非常嚴格。減少系統使用的器件種類、降低系統的復雜程度，能夠有效的提高系統的可靠性。綜合以上因素，選擇使用“ADC+FPGA”的方案進行設計，系統的硬件框圖如圖2所示。

圖2 系統硬件框圖Fig.2 Block diagram of the system hardware

下面對硬件平臺主要構成進行說明。

4.1.1 模／數轉換器

模／數轉換器（ADC）使用的是ADI公司生產的AD6645，該芯片采用單電源（+3.3 V）供電，內置基準和采樣保持電路，轉換位數14 bit，最高工作頻率可達200 MHz，最大轉換速率105 MHz，輸入的信號帶寬最大可達3 GHz，輸出的數據格式可以設置為二進制補碼或偏移二進制格式。接口形式簡單，只需提供一個采樣時鐘，14位的并行數據即可按時間順序依次輸出［4］。ADC的輸入采用差分低壓正發射極耦合邏輯（Low Voltage Positive Emitter?Couple Logic，LVPECL）電平，AD轉換數據可以截取N bit（N≤14）或者全部選用14 bit作為有效數據，編碼形式為二進制補碼。

4.1.2 FPGA

FPGA使用的是Xilinx公司的300萬門FP?GA?XC2V3000，內含14436個Slice、1728 Kbit的RAM和96個18 bit×18 bit的乘法器［5］，完全能夠滿足應用的需求。解擴／解調過程中的偽碼捕獲、偽碼跟蹤、載波捕獲、載波跟蹤、數字變頻、數字濾波、數字基帶處理以及后續的RS解碼等功能均由其實現。

4.1.3 時鐘源

由于解擴／解調系統的工作時鐘需要根據不同的解調模式發生改變。為了提高系硬件平臺的靈活性和通用化程度，配置兩片頻率分別為45.X MHz和56.X MHz晶振，必要時可配合DCM得到不同的時鐘資源以滿足系統需求。

4.2 軟件設計

FPGA軟件是接收機的核心，由并行相關器、偽碼發生器、下變頻器、鑒相器、環路濾波器、RS解碼解幀等模塊組成。每個功能模塊在數字域都有其相對應的模型，因此所有的功能部件都工作在數字域，采用Verilog HDL語言編寫。

4.2.1 擴頻模式

擴頻模式下多體制接收機需要對發送來的數據進行解擴、BPSK解調、RS解碼、解幀后輸出原始信息給空空接口［1］。根據以上要求，擴頻模式軟件設計框圖如圖3所示。

1）偽碼的捕獲和跟蹤

直接擴頻信號解擴的關鍵是保證本地PN序列和與接收信號同步。通過與本地PN序列進行相關運算恢復出原始數據。偽碼的同步分捕獲和跟蹤兩個階段：通過擴頻碼的捕獲可使本地偽碼與接收到的碼元基本保持同步，獲得一定的同步精度（如1／2碼元寬）。由于發射機和接收機的相對運動及時鐘的不穩定，特別是在擴頻模式下，須進一步跟蹤接收信號，使本地偽碼盡可能跟隨接收信號的變化，將同步精度控制在更小碼元周期范圍內，進一步降低數據誤碼率。綜合考慮算法復雜度和邏輯資源偽碼捕獲所采用的多通道相關捕獲法，偽碼跟蹤階段采用延遲鎖定環，門限判決階段采用基于瞬時標定功率的自適應算法［1］。

2）載波的捕獲和跟蹤

在進行載波捕獲時，為了能夠達到最小的捕獲時間，應該先搜索最大可能性的頻率點，然后再搜索次可能性的頻率點。在不考慮多普勒漂移的情況下，中頻輸入信號的頻率點為18.X MHz，所以這就是可能性最大的頻率點，搜索應該圍繞這個頻率點展開。搜索策略如圖4所示。

假設頻率搜索帶寬為f，頻率搜索步進為Δf，那么需要在f／Δf個頻率點上進行搜索。由于采用并行相關，因而調整1次碼相位可以完成多個碼相位位置的相關計算。設在一個頻率點上需要調整m次碼相位，即m次碼相位調整可以完成一個完整PN序列所有碼相位的遍歷；并且設一次碼相位調整需要相位計算時間T才能完成計算，則捕獲時間為mTf／Δf。

載波跟蹤階段采用經典的Costas環，包括下變頻，低通濾波，鑒相器，環路濾波和壓控振蕩器［6］。由于這一部分與非擴模式下DBPSK解調的功能相似，考慮對該部分模塊功能進行復用。

4.2.2 非擴頻模式

BPSK信號與QPSK信號解調的主要區別：

在載波同步上，兩者的鑒相算法完全不同；在基帶處理上，兩者的編碼特點不同，使得各自的差分解碼在實現時也不同。其次，因為BPSK信號攜帶信息的只有I路，不需要并串轉換模塊，而QPSK信號I、Q兩路都攜帶相應的碼元信息，需要對I、Q路數據信息進行串行組合。

1）鑒相算法

經典的Costas環的中的鑒相器是一個簡單的乘法器，該環路被廣泛應用在各種數字通信解調接收系統中。但是經典Costas環只能解調BPSK信號和UQPSK信號，要實現QPSK解調必須考慮使用其他的環路。將經典的Costas環進行推廣得到可以用于QPSK載波恢復的改進型硬判決Costas環［2］，其中的鑒相部分就是硬判決鑒相器，其鑒相算法實現框圖如圖5所示。

圖3 擴頻模式軟件設計框圖Fig.3 The FPGA structure of DSSS demodulation

圖4 擴頻模式下載波搜索策略Fig.4 The carrier searching strategy of DSSS demodulation

圖5 硬判決鑒相器算法實現Fig.5 The implementation of hard－decision phase detecting algorithm

其中sgn（）表示符號函數，表3給出了兩種鎖相環路中鑒相器的鑒相算法。

表中：Ud表示鑒相誤差，I、Q表示經低通濾波后的同相、正交信號。Δω、Δφ分別表示輸入輸出信號的頻差和相差。當環路鎖定時Δω＝0，I（k）2＝1、Q（k）2＝1，Δφ很小。

表3 兩種鑒相器的鑒相算法Table 3 The phase detection algorithm of two phase detectors

2）數字下變頻器

下變頻器主要由三個部分組成：本地振蕩器，數字混頻器，低通濾波器。

數控振蕩器（Numerically Controlled Oscillator，NCO）的原理與直接數字頻率合成的原理相同，也是從相位概念出發直接合成所需的正／余弦波形［2］。將采樣頻率fclk均分為2N份，輸出頻率是頻率分辨率的s倍，s是頻率控制字（Frequency Control Word，FCW），則有式（1）：

數字混頻器完成采樣的信號與NCO產生的正／余弦信號相乘；低通濾波器濾除其中的二次倍頻分量。

環路濾波器有很多類型，常見的主要包括RC濾波器、無源比例積分濾波器和有源比例積分濾波器［7］，這里選用有源比例積分濾波器。典型的一階模擬環路濾波器的傳遞函數如式（2）、（3）所示：

圖6 環路濾波器基本結構Fig.6 The basic structure of loop filter

利用雙線性變換，得到環路濾波器的最終計算公式如式（4）與（5）。

從式（4）和式（5）可以看出，在一個采樣時間間隔后，可以由給定的環路自然角頻率ωn和環路阻尼因子ξ來共同確定環路濾波器的系數。

4.2.3 復用／優化設計思想

非擴頻模式下，考慮到BPSK信號與QPSK信號解調模型中很多的功能模塊的結構相同，在軟件設計上考慮復用設計。

1）低通濾波器

要實現多模數字解調功能，最直接的思路是設計多個低通濾波器。通過后續的工程實踐發現：在所有功能模塊的設計中，濾波器耗費邏輯資源最多。本文采用的方案是結合Matlab FDATool和FIR濾波器IP core對低通濾波器進行復用設計或者融合設計。當兩種解調模式中的時鐘和采樣率都是碼速率的某一整數倍時，兩種調制模式可以考慮完全復用；當采樣率不是碼速率的同一整數倍時，在設計低通濾波器時可以考慮融合設計。僅設計一個低通濾波器時，先利用Matlab FDATool設計階數相同的濾波器系數，再通過模式選擇相應的系數組來實現預期的濾波功能；ISE中提供的用來實現FIR濾波器的IP core（fir＿compiler V3.2）最高的采樣時鐘可達250 MHz；如此設計的濾波器還可同時完成整數倍插值和抽取，內部可實現多通道配置，完全能滿足設計需要。

2）壓控振蕩器

設計一個壓控振蕩器，通過模式選擇信號對NCO的三種模式下的頻率控制字做選擇，而非單獨設計。ISE中提供的用來實現DDS的IP core（dds＿compiler v2.1）最高工作時鐘可達550 M；輸出的正／余弦信號動態范圍為：18～120 dB，對應的有效位數為3～21 bit；頻率分辨率范圍為：0.0233 Hz～10 kHz；兩者都能在其范圍內實現自主配置以適應不同的需求；內部提供頻率偏移和相位偏移的可編程設計，具有較高的通用性。

（3）環路濾波器

將環路濾波器中的兩個系數的乘法運算優化為數據移位運算。圖7說明了環路濾波器在軟件中的實現過程。在復用過程中，將LF的輸入信號通過上位機選擇不同的移位位數代替各自的相乘功能，累加器可以通過一個加法器和一個D觸發器來實現。

圖7 環路濾波器的優化設計Fig.7 The optimization of loop filter

其中K1≈log2C1、K2≈log2C2

圖8表示的是非擴頻模式下兩種PSK信號的解調軟件的實現過程，其中的相關部件考慮復用或者優化處理。

虛線框內的部分表示的數字下變頻部分，三種模式下該部分功能完全復用。上位機軟件通過模式選擇信號通知NCO、低通濾波器、鑒相器、環路濾波器等部件選擇對應的參數組或相對應的功能模式完成非擴模式下的兩種PSK信號解調。

4.2.4 設計思路對比

如果采用傳統的設計思路，即低通濾波器、壓控振蕩器、環路濾波器等都采用采用獨立設計，并且在算法上不做任何優化設計，純源碼實現占據300萬門FPGA邏輯資源的71%；而采用模塊復用+優化設計思路，純源碼實現只占FPGA的46%。

4.2.5 在線測試與分析

主要就以下三個指標對多體制中頻接收機進行整機測試：

圖8 非擴頻模式軟件設計框圖Fig.8 The FPGA structure of DBPSK／DQPSK demodulation

1）可捕獲跟蹤的中頻信號頻率范圍測試；

2）解調系統的抗干擾能力測試：在中頻信號中混入不同信噪比的加性白噪聲，在保證一定誤碼率水平的情況下確定解調系統所能夠承受的信噪比下限；

3）接收的中頻動態范圍即無噪聲中頻信號的功率范圍測試。

表4、5、6分別給出了三種性能的測試結果。

表4 不同模式／參數下的中頻頻率捕獲跟蹤范圍Table 4 The IF frequency capture＆trace range under different modes／parameters

表5 不同模式／參數下的解調損耗Table 5 The demodulation loss under differentmode／parameter

表6 不同模式／參數下的中頻接收動態范圍Table 6 The IF receiving dynamic range under different modes／parameters

分析三表測試結果，可以發現在擴頻模式下，中頻頻率捕獲跟蹤范圍大于13 kHz，非擴頻模式下，中頻頻率捕獲跟蹤范圍都維持在符號速率的±3%以上。對于空間通信來說，在同時考慮到多普勒頻移和發射機發射頻率精度的情況下，該測試結果有足夠大的裕量；抗干擾的測試結果中，沒有引入RS解碼時，解調損耗都在3.5 dB以下，擴頻模式由于解擴帶來了一定的損耗；如果引入RS解碼模塊，解調損耗將進一步減小1.5～2 dB。對于中頻接收動態范圍測試，接收信號功率過大，會引起AD過幅，導致其有效位數降低；信號功率過小，信號無法被檢測到，動態范圍就是指這個最大最小的范圍。影響中頻接收動態范圍的主要有：ADC的量化精度、各功能模塊增益分配等。如果接收機前端引入自動增益控制模塊，動態范圍能得到進一步的擴展。

5 結論

多體制接收機作為空空通信子系統中的核心部件，將在載人航天新一期的交會對接任務中扮演關鍵角色。文章基于軟件無線電技術結合型號的現實需求，研究并實現了一種模式可切換的全數字化多體制中頻接收機。從功能模塊化、平臺通用化和具有繼承性的角度出發，在常規設計方法的基礎上提出了復用／優化設計方法，減少了FPGA邏輯資源的使用，提高了算法的可移植性，豐富了接收機的解調功能。還重點對接收機的中頻頻率跟蹤性能、抗噪聲性能和中頻接收動態范圍等表征接收機重要性能的指標進行了定量評估和分析，驗證了該全數字多體制中頻接收機的功能與指標，測試結果表明該多體制接收機能夠滿足型號任務需求。

［1］ 石云墀.載人航天空空子系統及其關鍵技術［J］.上海航天，2011，38（6）：38?42.

［2］ 洪振宏.高碼速率QPSK解調器載波恢復環的算法與實現［D］.北京：中國科學院空間科學與應用研究中心，2007.

［3］ 樊昌信，曹麗娜.通信原理［M］.第6版.北京：國防工業出版社，2006.

［4］ Analog Device.AD6645 data sheet［EB／OL］.2008.ht?tp：／／www.analog.com／en／analog?to?digital?converters／ad?converter／ad6645／products／product.html.

［5］ Xilinx Inc.Virtex?ii XC2V3000 data sheet［EB／OL］.2001. http：／／www.xilinx.com／support／index.html／cont ent／xil?inx／en／supportNav／silicon＿devices／mature＿and＿discontinued＿products／virtex?ii.html.

［6］ 楊小牛，樓才義，徐建良.軟件無線電技術與應用［M］.北京：北京理工大學出版社，2010.

［7］ Floyd M.Gardner.鎖相環技術［M］.姚劍清譯.第3版.北京：人民郵電出版社，2007.

［8］ John G.Proakis.數字通信［M］.張力軍等，譯.第四版.北京：電子工業出版社，2010.

The Design and Implementation of Multi?mode Receiver for Rendezvous and Docking in Space

CHENG Qinglin，HONG Liang，WU Yijie，SHI Yunchi
（Shanghai Institute of Aerospace Electronic Technology，Shanghai201109，China）

During the manned spaceflight mission，space to space communication system is responsible for the information exchange between two spacecrafts at the rendezvous and docking and evacuation stages.For different mission stages，different communications modes are required.In order to fulfill the different mission requirements in the same hardware，the feature of various demodulation modes and algorithm was analyzed，and full digital demodulation algorithm and hardware design were determined based on software radio technology.A method of restructure and multiplex was used to optimize the design，which leads to less logical resource and decreasing algorithm complexity.The result of the test for the system indicted that the key characteristic of the design could meet the specification of the space to space communication system.

multi?modes；digital receiver；space to space communication system；rendezvous and docking

V443+.1；V526

文章編號：1674?5825（2014）01?0058?07

2013?07?01；

2013?12?27

程慶林（1987?），男，碩士研究生，研究方向為軟件無線電技術。E?mail：cnhbcql＠126.com