端接方法抑制反射的仿真及分析

收稿日期：2014－04－23

基金項目：陜西理工學院科研計劃資助項目(slgky13-48)。

作者簡介：張志偉(1977-)，男，湖南邵陽人，碩士，講師，主要研究方向:信號完整性分析、電子技術應用。

摘要：傳輸線上的信號反射是造成過沖、 振鈴等信號完整性問題的主要原因，為解決高速信號傳輸過程中的反射問題，采用HyperLynx軟件仿真分析反射端接技術。利用HyperLynx軟件的前仿真工具Line Sim建立傳輸線模型，進行了源端串行端接、簡單并行端接、主動并行端接、戴維南端接和并行RC端接等形式的源端端接匹配和終端端接匹配研究。仿真驗證結果表明，端接技術可以有效抑制傳輸線上的反射噪聲，改善高速電路的性能。

關鍵詞：信號完整性； 反射； HyperLynx； 仿真； 端接策略

中圖分類號：TP319文獻標識碼：A文章編號：2095-2163（2014）03-0083-03

Simulation and Analysis of Suppressing the Reflection with Termination Strategies

ZHANG Zhiwei

(School of Physical and Telecommunication Engineering， Shanxi University of Technology， Hanzhong Shanxi 723000， China)

Abstract：Signal reflection in transmission line is the main cause of signal integrity issues such as overshoot， ringing， etc. Based on solving the refleotion problem in the process of high speed signal transmission ， the paper uses the HyperLynx software of simulation tool Line Sim to establish the model of transmission line and carries on various termination matching studies， such as source end serial termination， simple parallel termination， active parallel termination， Thevenin termination， parallel RC termination and other forms of source end termination and terminal termination. The simulation results show that the termination technique can suppress the reflection noise on a transmission line and improve the performance of high-speed circuits.

Key words：Signal Integrity ; Signal Reflection; HyperLynx; Simulation; Termination Strategy

0引言

當今，在飛速發展的電子設計領域，信號頻率的提高，電路板尺寸的減少，布線密度的加大以及板層數目增多等一系列因素都會引起各種各樣的信號完整性問題，諸如過沖、振鈴等等。通過研究發現，傳輸線上的信號反射是引發該類問題的主要原因，而解決信號反射問題則是保證信號完整性的關鍵重點所在［1-2］。因此對于工程實踐來說，在電路板設計時根據實際情況選取最佳的反射抑制方法即已成為保證信號完整性的必然解決途徑。采用信號完整性分析方法及相關技術，可在PCB設計前期進行信號規則分析，這樣既可在設計過程中保證信號質量，又可節省人力投入，在提高設計效率的同時，進一步地滿足了市場要求［3-4］。

為了保證高速信號在傳輸過程中的信號完整性，并將反射對高速電路系統的負面影響降到最低，理論上可以采取三種方法來抑制物理傳輸線上的反射。這三種方法分別是：通過降低系統時鐘頻率，使得傳輸線上的反射提前達到穩態，但卻降低了系統工作頻率、減緩了系統工作速度，對于高速電路系統是不可接受的；可通過縮短PCB走線，減小反射達到穩態所需的時間，此時就需要使用多層PCB板，但若從成本角度考慮則并不可取；第三種從根本上抑制反射發生的方法就是端接阻抗匹配，在傳輸線的驅動端與接收端端接匹配阻抗具有不同的特點，可分別適用于不同的場合。理論分析與仿真實踐都已表明，端接技術可以顯著改善高速電路中的信號反射效果，為此即可提供較完備的高速電路反射分析策略。而且，阻抗匹配的端接技術方案隨著互連長度和電路中邏輯器件的不同，也會相應地有所不同。這就使得只有針對具體情況，并運用恰當正確的端接方法才能有效地減小信號反射，因此在高速電路中選取合適的電路端接方案時，需要根據具體情況通過分析仿真以獲取最佳的信號質量［5-6］。

1信號反射端接技術的重要性分析

在高速電路系統中，傳輸線上阻抗不匹配會引起信號反射，減小和消除反射的方法是根據傳輸線的特性阻抗在其發送端或接收端進行端接阻抗匹配，從而使源反射系數或負載反射系數為零。端接技術的仿真采用Mentor Graphics公司的信號完整性分析工具HyperLynx軟件［7］。在其Line- Sim仿真界面下建立一個6層PCB板模型，疊層結構依次為頂端信號層（TOP）、地層（GND）、中間信號層（Inner Signal）、電源層1（VCC1）、電源層2（VCC2）、底端信號層（BOTTOM），電介質介電常數設置為4.3，頂層設置為微帶傳輸線，線寬為24.3mils，線長為8inches；信號驅動器和接收器均使用IBIS模型，采用Hyper Lynx軟件全封裝模型庫中的74TTL00芯片模型作為驅動端緩沖級和接收端緩沖級，傳輸線長度設置為1 inches，給定條件為驅動信號頻率100MHz，占空比為50%，初始條件下不進行端接。圖1為未使用端接時傳輸線驅動端和接收端電壓波形的仿真結果。

圖1未使用端接技術的傳輸線驅動端和接收端電壓波形圖

Fig.1Voltage waveforms of the receiver and driving for

unused termination technology transmission line model

從圖1中可以看出，未使用端接技術時傳輸線所產生的振鈴現象較為明顯，圖中平緩的波形為信號源端波形，出現峰值的則為信號負載端波形，很明顯發現負載端產生了振鈴現象，而且激勵源的信號也變得很差，這樣的波形是不符合信號完整性要求的，將會引起很強的電磁輻射，因此需要采用端接技術來改善信號波形。從仿真軟件中驅動器U（A0）的相關參數可以看出，驅動器高、低電平的輸出阻抗分別為12Ω和6Ω，而傳輸線阻抗為50Ω，走線對應的傳輸線延遲為1.231ns。根據經驗，走線最大的傳輸線延遲時間為信號上升時間的1/6，由此而推導出無端接情況下使用這個驅動器的最大走線長度為2.5inch，縮短傳輸線長度后的傳輸線模型如圖2所示。第3期張志偉：端接方法抑制反射的仿真及分析 智能計算機與應用第4卷

圖2縮短走線長度后的傳輸線模型

Fig.2Transmission line model of

shorten the transmission wire length

再次仿真，得到縮短傳輸線走線長度后的驅動端和接收端電壓波形圖如圖3所示。從圖3可以看出，通過縮短PCB走線的長度，信號質量已明顯得到了改善，但還是可以看出一些振鈴信號。雖然可以通過繼續減小走線長度，直到信號質量滿足要求為止，但是如果過于頻繁地使用這種類型的約束，兩個引腳之間的距離很可能大于布線長度的規格要求，因此對于PCB設計工程師來說，解決這種類似問題的常見辦法就是端接技術。本文在熟練掌握HyperLynx軟件的基礎上，對各種端接技術進行了仿真分析，并深入研究了各種不同端接方式對信號反射的改善程度。圖3縮短傳輸線走線長度后的驅動端和接收端電壓波形圖

Fig.3Voltage waveforms of the receiver and driving for

shorten the transmission wire length

2源端端接和終端端接仿真分析

端接技術是一種非常重要的實現阻抗匹配的技術，不但可以減少源端與負載之間因為阻抗不匹配而產生的反射，而且能夠減緩信號邊沿上升和下降的速度，從而達到減少相應射頻輻射的效果。對于傳輸線的端接方案來說，通常可采用以下兩種策略：源端端接匹配方式和終端端接匹配方式［8］。對這兩種策略展開如下分析。

源端端接技術就是在源端和傳輸線之間串聯一個電阻，也稱做源端串行端接技術。若在走線終端上存在集總負載或單一器件時，源端串行端接就是最佳的選擇。源端串行端接的目的是匹配信號源的阻抗，所接入的串行電阻阻值加上驅動源的輸出阻抗應大于等于傳輸線阻抗，最終使源端反射系數為零，從而抑制負載反射回來的信號再從源端反射回負載端。源端串行端接的原理為，在源端和傳輸線之間串接的電阻阻值為RS=38Ω。運行仿真后，得到源端串行端接的仿真圖，由其中就可以清晰地看出反射噪聲得到了較大改善［9-10］。

在未使用端接技術網絡的基礎上，為減小信號傳輸的干擾，還可以采用終端端接匹配技術進行仿真研究。終端端接是在盡量靠近負載端的位置添加上拉或下拉電阻，以實現阻抗匹配。根據不同的應用環境，終端端接又可以分為簡單并行端接、主動并行端接、戴維南端接和并行RC端接等形式。現今最常用的即為簡單并行端接技術，其原理是在終端并聯接上一個下拉電阻，這個電阻值為RD=47.5Ω。從仿真圖4中可以看出信號質量的提高。

除以上方法外，為抑制反射噪聲的干擾還可以采用并行RC端接技術。RC端接技術就是在終端鏈接一個由電阻和電容相互串行的電路，這個電阻和電容分別為RD=47.5Ω，C=82.5pF，該種端接方式也是抑制反射的一種重要且有效的方法。

其他的方法，還可以采用主動并行端接技術，即在終端并聯一個上拉到電源的電阻，這個電阻值為RP=47.5Ω，直流電源的電壓為Vpp=5V，從對應的仿真圖4中即可以看出反射噪聲得到了減弱。

另外，更可以采用戴維南端接技術，戴維南端接技術就是在終端并聯一個到直流電源的電阻，在終端再鏈接另一個到地的電阻，這個直流電源電壓為Vpp=5V，上拉電阻的阻值為RP=79.1Ω，下拉電阻的阻值為RD=118.7Ω。同樣，從仿真圖4中可以看出，此時由反射引起的信號完整性問題已得到消除。

上述各種端接技術引入終端后傳輸線驅動端和接收端電壓仿真波形的改善效果均如圖4所示。由其中可以看出，在信號接入6ns左右反射趨于穩態，振鈴和過沖等干擾基本消失。因此在高速電路中實施電路的端接方案時，可以根據具體情況通過仿真來選取合適的端接方案，以獲得最佳的端接效果［11］。

圖4端接后傳輸線驅動端和接收端電壓波形

Fig.4Voltage waveforms of the receiver and driving

for termination transmission line model

3結束語

若要在復雜的電路設計工程中及時處理信號完整性問題，僅靠前人總結的經驗是不夠的，必須還要有扎實的理論功底和熟練的仿真技巧［12］。現代高速電路中引起信號完整性問題的反射噪聲，主要是由阻抗突變所導致。本文通過HyperLynx軟件仿真，分析研究了各種端接技術，達到了改善反射的目的。得出了下面的結論：用仿真計算多次反射使得工作大大簡化，任何一種端接技術都可以減小反射提高電路性能，因此端接技術是有效抑制信號反射噪聲的良好策略。參考文獻：

［1］CHAMPAC V. AVENDANO V， FIGUERAS J. Built-in sensor for signal integrity faults in digital interconect signals［J］.Very Large Scale Integration Systems，2010，18(2):256-269.

［2］李超，陳少昌，劉任洋.高速PCB板的信號完整性研究［J］.電光與控制，2013，20(4):92-96.

［3］張志偉.模數混合信號集成電路自動設計技術研究［J］.陜西理工學院學報(自然科學版)，2013，29(4）:25-28.

［4］周俊，許凱華，劉玉華，等.基于仿真的高速電路主板系統信號完整性研究［J］.計算機工程與設計，2010，31(8):1682-1684，1701.

［5］趙倩.高速時鐘線的反射特性分析［J］.天津理工大學學報，2011，27(2):53-57.

［6］邵鵬.高速電路設計與仿真分析:Cadence實例設計詳解［M］.北京:電子工業出版社，2010.

［7］王娟，楊明武.傳輸線上反射與串擾的仿真分析［J］.合肥工業大學學報(自然科學版)，2012， 35(2):197-200.

［8］劉偉，康凱，鐘子發.高速數字設計中的反射分析［J］.電子測試，2010(8):26-31.

［9］堵軍，高輝，張益平.電路設計中的信號完整性分析和研究［J］.電子與封裝，2013(8):25-29.

［10］周俊，許凱華，劉玉華，等.基于仿真的高速電路主板系統信號完整性研究［J］.計算機工程與設計，2010， 31(8):1682-1684，1701.

［11］鄧集杰，劉鐵根，褚備，等.高速視頻處理系統的信號完整性分析［J］.電子測量與儀器學報，2009， 23(6):34-41.

［12］曲鋒，劉建卓，郭幫輝，等.手持式紅外熱像儀系統中視頻信號傳輸反射問題的研究［J］.科學技術與工程， 2010，10(22):5526-5529.