基于數(shù)字調(diào)制的高速數(shù)傳發(fā)射機技術(shù)研究

韓 威，田瑞甫，陸衛(wèi)強

(上海航天電子技術(shù)研究所，上海 201109)

0 引言

隨著國內(nèi)外遙感衛(wèi)星和有效載荷技術(shù)的迅速發(fā)展，現(xiàn)代遙感衛(wèi)星越來越具有全天候、全天時、高分辨率、寬觀測帶和短重訪時間等特點。與此同時，星載遙感數(shù)據(jù)量和數(shù)據(jù)帶寬正在突飛猛進，迫切需要更大容量、更高速率的自適應(yīng)數(shù)據(jù)傳輸系統(tǒng)來完成數(shù)據(jù)的實時處理和傳輸。例如，Ikonos－2的碼速率為320 Mb/s，Eros－B 的碼速率為280 Mb/s，法國和意大利聯(lián)合研制的Pleiades光學(xué)相機的碼速率將達600 Mb/s。但是，國內(nèi)在軌衛(wèi)星中數(shù)傳發(fā)射機的單通道數(shù)傳速率均在160 Mb/s以下，而且調(diào)制模式單一，越來越難以滿足星地高速數(shù)傳的需要。因此，為了推動我國衛(wèi)星系統(tǒng)和地面系統(tǒng)的技術(shù)進步，研究衛(wèi)星高速數(shù)傳技術(shù)有著十分重要的意義。

文中針對衛(wèi)星高速數(shù)傳的任務(wù)特點，首先提出了一種基于數(shù)字調(diào)制的高速數(shù)傳發(fā)射機方案，簡要地介紹了系統(tǒng)架構(gòu)和工作原理，然后重點分析了核心器件和關(guān)鍵技術(shù)，并給出了相應(yīng)的可用器件和技術(shù)方案。

1 設(shè)計方案

1.1 系統(tǒng)架構(gòu)

圖1給出了一種基于數(shù)字調(diào)制的高速數(shù)傳發(fā)射機的系統(tǒng)架構(gòu)。如圖1所示，高速數(shù)據(jù)接口首先接收載荷數(shù)據(jù)處理器送來的高速數(shù)據(jù)流，隨后將其送到編碼調(diào)制器中完成載荷數(shù)據(jù)的編碼調(diào)制，接著送入高速DAC芯片中完成中頻調(diào)制，繼而經(jīng)上變頻器變成射頻信號，最后通過腔體帶通濾波器、行波管功率放大器和微波天線發(fā)送出去。

圖1 高速數(shù)傳發(fā)射機系統(tǒng)結(jié)構(gòu)Fig.1 System structure of high－speed data transmission transmitter

1.2 工作原理

編碼調(diào)制器是基于數(shù)字調(diào)制的高速數(shù)傳發(fā)射機的核心部分，其原理框圖和外圍接口如圖2所示。編碼調(diào)制器從功能層次上可以分為時鐘管理、輸入輸出緩存、同步填充幀處理、信道編碼、加擾、星座圖映射、數(shù)字成形濾波、并行插值、中頻調(diào)制和數(shù)字預(yù)失真幾個模塊。

圖2 調(diào)制器工作原理框Fig.2 Functional block diagram of modulator

(1)時鐘管理模塊

高速DAC芯片接收外部輸入時鐘CLK，然后將分頻后時鐘CLK/N送入調(diào)制器的時鐘管理模塊。時鐘管理模塊通過相移功能消除輸入時鐘和采樣時鐘之間的固有傳輸延遲，并分頻得到其他功能模塊所需的時鐘信號。

(2)輸入輸出緩存和同步填充幀處理

輸入輸出緩存模塊實質(zhì)上是一個FIFO單元，用于輸入數(shù)據(jù)緩存和讀寫時鐘隔離。由于寫時鐘使用前端輸入時鐘，而讀時鐘使用時鐘管理單元送來的分頻時鐘，二者不同源且存在相位延遲，因此存在數(shù)據(jù)溢出的可能性。為了避免這種現(xiàn)象的發(fā)生，需在FIFO單元后端增加同步填充幀處理模塊。

(3)信道編碼和加擾

為了提高編碼增益和降低傳輸錯誤概率，信道編碼模塊對輸入數(shù)據(jù)進行高增益的信道編碼;同時，為了避免全“0”、全“1”長碼的出現(xiàn)，加擾模塊使用偽隨機序列對編碼后數(shù)據(jù)進行加擾。

(4)星座映射

在星地通信過程中，不是每次數(shù)據(jù)傳輸都工作在最高傳輸速率，而應(yīng)根據(jù)任務(wù)需求和信道狀況選擇合適的工作模式。這樣不僅可優(yōu)化整個系統(tǒng)的功耗，延長單機使用壽命，而且極大地提高了系統(tǒng)的靈活性。星座映射模塊根據(jù)不同遙控指令，選擇相應(yīng)調(diào)制模式，并完成對加擾后數(shù)據(jù)的星座映射，生成I、Q兩路數(shù)據(jù)并行輸出。

(5)成形濾波與插值

成形濾波模塊用于對映射后數(shù)據(jù)進行成形濾波，以消除碼間干擾，提高頻譜利用率;插值模塊用于對不同速率的濾波后數(shù)據(jù)進行插值。

(6)中頻調(diào)制

經(jīng)過成形濾波之后的I、Q兩路數(shù)據(jù)送入中頻調(diào)制模塊，完成數(shù)字中頻調(diào)制。

(7)數(shù)字預(yù)失真

不同于傳統(tǒng)調(diào)制方式，數(shù)字調(diào)制后信號波形包絡(luò)的波動比較大，當(dāng)這種高峰均比信號通過非線性的功率放大器時，極易造成信號的非線性失真。因此，數(shù)字預(yù)失真模塊用于在數(shù)字域上對信號進行非線性補償。

2 器件選用及關(guān)鍵技術(shù)研究

2.1 核心元器件選用

(1)高速串行收發(fā)器

高速串行收發(fā)器作為數(shù)傳發(fā)射機前級的輸入數(shù)據(jù)通道，電纜加工、安裝與調(diào)試非常簡單，同時極少的線對使得交叉?zhèn)浞輰崿F(xiàn)簡單，大大提高了系統(tǒng)的可靠性，是減輕單機重量的重要措施之一。此外，高速串行收發(fā)器大大降低了電源消耗，同時保留了數(shù)據(jù)速率的可拓展性。

目前，市面上唯一可獲得的高速串行收發(fā)器是TI公司的 TLK2711－SP器件。它可支持 1.6～2.7 Gb/s傳輸速率，并提供高達2.16 Gb/s數(shù)據(jù)帶寬，各項性能指標(biāo)均滿足高速數(shù)傳發(fā)射機的使用要求，其發(fā)送器原理框圖［1］如圖3所示。

圖3 TLK2711發(fā)送器原理框Fig.3 Principle diagram of TLK2711 transmitter

(2)高速DAC芯片

DAC芯片作為連接數(shù)字系統(tǒng)和模擬系統(tǒng)的橋梁，不僅要求快速、靈敏，而且線性誤差、信噪比和增益誤差等均要滿足系統(tǒng)的要求。目前可以滿足任務(wù)需求的宇航用高速DAC芯片僅有E2V公司的EV12DS130AGS器件，其工作原理［2］如圖4所示。

EV12DS130AGS器件是一款12位3GS/s數(shù)模轉(zhuǎn)換器，非常適合于任意波形發(fā)生器和寬帶DDS等高端應(yīng)用。該器件具有以下幾個優(yōu)點:①模擬輸出帶寬高達6 GHz;②功耗僅1.3 W，可顯著降低電源模塊的大小和重量;③輸入端集成了4/2:1 MUX，可顯著降低對FPGA I/O速度的限制。

圖4 EV12DS130AGS器件工作原理框Fig.4 Principle diagram of EV12DS130AGS device

2.2 關(guān)鍵技術(shù)研究

2.2.1 高增益、低復(fù)雜度的信道編碼技術(shù)

由于無線信道存在著干擾和衰落，在信息傳輸過程中不可避免地造成接收端出現(xiàn)誤碼，高增益的信道編碼技術(shù)是降低誤碼率的有效手段。不同于傳統(tǒng)編碼方式，LDPC編碼不僅具有接近香農(nóng)限的糾錯性能，而且采用全并行譯碼結(jié)構(gòu)，易于硬件實現(xiàn)，因而在現(xiàn)代衛(wèi)星通信中得到廣泛應(yīng)用。

根據(jù)CCSDS標(biāo)準(zhǔn)［3］，1/2碼率LDPC編碼適用于深空通信，而7/8碼率LDPC編碼適用于近地通信，因此文中采用符合CCSDS131－O－2規(guī)范的LDPC(8 160，7 136)縮短碼。如圖5所示，生成矩陣 G由7 154×7 154的單位陣和兩列511×511的循環(huán)矩陣Bij組成，每列共14個循環(huán)子矩陣。每個子矩陣的各行均為上一行的循環(huán)右移，各列均為前一列的循環(huán)下移，因此各子矩陣均由第一行決定［4］。這種性質(zhì)使得子矩陣可通過移位寄存器循環(huán)移位得到，便于編碼器的并行處理，因而能獲得更高的數(shù)據(jù)吞吐量。

圖5 生成矩陣的結(jié)構(gòu)示意Fig.5 Structure of generator matrix

圖6給出了LDPC(8 160，7 136)編碼器的工作原理框圖。在每幀運算中，編碼器讀入7 136 bit數(shù)據(jù)，需添加18 bit全“0”數(shù)據(jù)構(gòu)成1×7 154 bit待編碼數(shù)據(jù)。編碼開始后，在控制信號的作用下，編碼器首先讀取第一行子矩陣 B1，1，B1，2的首行數(shù)據(jù)，分別存放在兩個獨立的移位寄存器中。隨后，輸入的待編碼數(shù)據(jù)依次與移位寄存器和校驗位寄存器中數(shù)據(jù)進行異或運算，并將運算結(jié)果暫存于校驗位寄存器;本次運算結(jié)束后，移位寄存器循環(huán)移位一次，下一位待編碼數(shù)據(jù)重復(fù)上述計算過程。當(dāng)移位寄存器循環(huán)移位510次，遍歷過子矩陣每一行狀態(tài)后，編碼器再次讀取第二行子矩陣 B2，1，B2，2的首行數(shù)據(jù)，開始新一輪循環(huán)運算。如此反復(fù)，直至511×14次運算結(jié)束后，本幀數(shù)據(jù)完成編碼，將產(chǎn)生的校驗數(shù)據(jù)送入緩存，隨后清空校驗位寄存器，為下一幀編碼做好準(zhǔn)備。

圖6 編碼器工作原理框Fig.6 Working principle diagram of encoder

2.2.2 基于并行查表的數(shù)字成型技術(shù)

衛(wèi)星對地數(shù)傳系統(tǒng)的特點是功率和頻帶均受限，為了有效利用信道，需要對發(fā)射信號進行頻譜壓縮，以便在消除碼間串?dāng)_和達到最佳檢測的前提下，大大提高頻譜的利用率。頻譜壓縮可以通過成形濾波器來完成，在實際工程應(yīng)用中通常采用升余弦濾波器。根據(jù)數(shù)字信號的最佳接收理論，當(dāng)成形濾波器是升余弦濾波器時，發(fā)送端的成形濾波器和接收端的匹配濾波器應(yīng)采用平方根升余弦濾波器，其頻率響應(yīng)特性如式(1)所示:

式中，α為滾降系數(shù)，且0≤α≤1;T為碼元周期。

出于體積、功耗和精確性等方面原因，目前常采用數(shù)字成形濾波技術(shù)，一般方法有查表法和濾波器法。考慮到實時性、復(fù)雜度和濾波性能等因素，文中優(yōu)先采用基于并行查表的高速數(shù)字成形技術(shù)［5］，即每次改變成形系數(shù)時，切換查找表中對應(yīng)的存儲數(shù)據(jù)，并在成形過程中，將需要成形的信號以比特流的方式并行輸入成形濾波模塊，之后按照成形系數(shù)和成形點前后的若干信號，直接查表得到成形數(shù)據(jù)，其工作原理如圖7所示。

圖7 基于并行查表的數(shù)字成型原理框Fig.7 Principle diagram of digital shaping based on parallel LUT

2.2.3 基帶數(shù)字預(yù)失真技術(shù)

衛(wèi)星信道的頻譜資源日益緊張，迫切要求調(diào)制方式具有高頻譜利用率。高階調(diào)制方式(如16QAM、32APSK)可有效提高頻譜利用率，但同時會造成射頻信號出現(xiàn)非恒包絡(luò)現(xiàn)象，這對功率放大器的線性度提出了較高要求。與此同時，為了高效地進行大功率輸出，功率放大器通常工作在飽和區(qū)附近，此時呈現(xiàn)出明顯的非線性特性［6］。當(dāng)非恒包絡(luò)信號通過非線性功放時會發(fā)生嚴(yán)重失真，造成帶內(nèi)誤碼率增高和鄰道干擾。功率放大器線性化技術(shù)被用于解決上述矛盾，其目的是使放大器在保持輸出功率和效率達到最高時仍具有良好的線性特性。

傳統(tǒng)線性化技術(shù)有功率回退、前饋法和負反饋法等，同傳統(tǒng)方法相比，數(shù)字預(yù)失真技術(shù)無論在線性化性能還是在效率上都占據(jù)明顯優(yōu)勢。根據(jù)實現(xiàn)算法的不同，數(shù)字化預(yù)失真技術(shù)分為查找表和模型辨識兩類。同查找表法相比，模型辨識法收斂速度快，模型靈活，擬合精度高，因此得到了越來越廣泛的應(yīng)用。目前一般使用自適應(yīng)數(shù)字預(yù)失真系統(tǒng)［7］進行模型辨識，但是直接預(yù)失真結(jié)構(gòu)并不適用于衛(wèi)星通信，原因有兩個:一方面，星上資源分配本就緊張，而直接預(yù)失真結(jié)構(gòu)復(fù)雜度高，計算量大，需要消耗大量資源;另一方面，根據(jù)工程經(jīng)驗，功放特性曲線隨環(huán)境溫度、器件老化等因素的變化并不大，一般僅需考慮特性曲線在壽命初期和末期兩種情況下的差異。因此，文中優(yōu)先選用開環(huán)間接學(xué)習(xí)結(jié)構(gòu)，即數(shù)傳發(fā)射機先發(fā)送訓(xùn)練序列，由地面站對功放的非線性傳輸模型進行辨識，并將模型參數(shù)上傳到衛(wèi)星上，最后數(shù)傳發(fā)射機根據(jù)相關(guān)參數(shù)周期性更新預(yù)失真模型，其基本原理如圖8所示。

圖8 間接學(xué)習(xí)結(jié)構(gòu)原理框Fig.8 Principle diagram of indirect learning structure

實際的功率放大器總是存在一定程度的記憶效應(yīng)，即輸出信號不僅與當(dāng)前輸入信號有關(guān)，而且與之前輸入信號有關(guān)［8］。當(dāng)系統(tǒng)輸入為窄帶信號時，通常采用無記憶模型(如Saleh、Rapp模型等)來描述功放的AM/AM和AM/PM特性曲線。但是，當(dāng)系統(tǒng)輸入為數(shù)字調(diào)制信號時，輸入輸出特性曲線呈現(xiàn)出動態(tài)特性，反映出功放的記憶效應(yīng)，因此一般采用有記憶模型。目前得到廣泛研究的有記憶模型有Volterra級數(shù)模型、記憶多項式模型、非線性自回歸平滑模型、Hammerstein模型和神經(jīng)網(wǎng)絡(luò)模型等。其中，神經(jīng)網(wǎng)絡(luò)具有強大的非線性學(xué)習(xí)逼近能力，可任意精度逼近連續(xù)函數(shù)并找到誤差的全局最小點。它不但可以校正功放造成的非線性失真，還能校正發(fā)送端濾波器和信道等因素造成的線性失真，因此優(yōu)先選用該模型對功率放大器進行精確辨識。圖9給出了延時RBF網(wǎng)絡(luò)模型的結(jié)構(gòu)示意圖，具體算法及公式推導(dǎo)詳見文獻［9］，文中不再贅述。

圖9 延時RBF神經(jīng)網(wǎng)絡(luò)結(jié)構(gòu)Fig.9 Structure of delayed RBF neural network

3 結(jié)語

文中針對現(xiàn)代衛(wèi)星通信的新特點和新需求，提出了一種基于數(shù)字調(diào)制的高速數(shù)傳發(fā)射機方案，簡要介紹其系統(tǒng)組成和工作原理，最后重點分析了該方案中的核心器件和關(guān)鍵技術(shù)。該方案采用了高增益的信道編碼技術(shù)、基于并行查表的高速數(shù)字成形技術(shù)和數(shù)字預(yù)失真技術(shù)，使得數(shù)傳發(fā)射機兼具結(jié)構(gòu)簡單、多模式、高碼率和可在軌重構(gòu)等優(yōu)點，符合未來衛(wèi)星通信的發(fā)展方向，為下一步數(shù)字化衛(wèi)星數(shù)據(jù)傳輸系統(tǒng)的實現(xiàn)奠定了一定基礎(chǔ)。

［1］Texas Instruments.TLK2711 1.6 TO 2.7 GBPS TRANSCEIVER Datasheet［EB/OL］.(2001－09－01)［2014－04－01］.http://www.ti.com.cn/cn/lit/ds/symlink/tlk2711－sp.pdf.

［2］E2V Semiconductors.EV12DS130ACZPY/EV12DS130－AVZPY Low Power 12－bit 3 GSps DAC with 4/2:1 MUX Datasheet［EB/OL］.(2012－02－01)［2014－04－01］.http://www.e2v.com/e2v/assets/File/documents/broadband－data－converters/EV12DS130A/1077E_EV12DS130AZP_DEC2013.pdf.

［3］CCSDS Secretariat.Low Density Parity Check Codes for Use in Near－Earth and Deep Space Applications［S］.CCSDS 131.1－O－2，Washington:CCSDS，2007:1－2.

［4］李興旺，周亮.數(shù)字電視傳輸系統(tǒng)中LDPC編碼器及實現(xiàn)［J］.通信技術(shù)，2010，43(05):1－3.LI Xing－wang，ZHOU Liang.LDPC Encoder and Implementation in Digital TV Transmission System［J］.Communications Technology，2010，43(05):1－3.

［5］KING Myung－Soon，CHUNG Jin－Gyun.Look－up Table Based Pulse－ shaping Filter［J］.Electronics Letters，2000，36(17):1505－1507.

［6］林強，張祖蔭，郭偉.微波功率放大器非線性失真分析［J］.微波學(xué)報，2004，20(04):79－82.LIN Qiang，ZHANG Zu－yin，GUO Wei.The Nonlinear Distortion Analysis of Microwave Power Amplifier［J］.Microwave Journal.2004，20(4):79－82.

［7］KIM Wan－Jong，STAPLETON P S，HEON Jong ，et al.Digital Predistortion Linearizes Wireless Power Amplifirs［J］.IEEE Microwave Magazine，2005，6(03):54－61.

［8］BOSCH W，GATTI G.Measurement and Simulation of Memory Effects in Predistortion Linearizers［J］.IEEE Transactions on Microwave Theory and Techniques，1989，37(12):1885－1890.

［9］EUN C，POWERS E J.Utilization of Neural Network Signal Processing in The Design of A Predistorter for A Nonlinear Telecommunication Channel［C］//Proceedings of IEEE International Conference on Neural Networks.Orlando，F(xiàn)L:IEEE，1994:3582－3586.