基于EDA技術(shù)的數(shù)字電路課程設(shè)計(jì)

包秀榮

（內(nèi)蒙古師范大學(xué) 物理與電子信息學(xué)院，內(nèi)蒙古 呼和浩特 010022）

《數(shù)字電路》是高等院校電子信息類專業(yè)的重要專業(yè)基礎(chǔ)課，其課程設(shè)計(jì)是實(shí)踐教學(xué)環(huán)節(jié)的重要組成部分，它給學(xué)生提供了理論聯(lián)系實(shí)際、加深認(rèn)識、開拓思維的機(jī)會(huì)。隨著計(jì)算機(jī)技術(shù)和電子技術(shù)的不斷發(fā)展，傳統(tǒng)的數(shù)字電路課程設(shè)計(jì)方式在很多方面落后于現(xiàn)代教育形式的發(fā)展，成為現(xiàn)代化教育和培養(yǎng)創(chuàng)新人才的阻力。進(jìn)入21世紀(jì)后，EDA技術(shù)得到了長足的發(fā)展，在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)的新教學(xué)模式成為必然趨勢。本文結(jié)合實(shí)際教學(xué)工作，舉例闡述了基于EDA技術(shù)的數(shù)字電路課程設(shè)計(jì)的實(shí)現(xiàn)方法，實(shí)踐證明其對提高課程設(shè)計(jì)的教學(xué)質(zhì)量和培養(yǎng)創(chuàng)新型人才都有重要作用。

一、數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)的必要性

數(shù)字電路課程設(shè)計(jì)中要求學(xué)生運(yùn)用電子技術(shù)課程中有關(guān)的理論知識和實(shí)驗(yàn)方法完成一些綜合性較強(qiáng)的設(shè)計(jì)課題。目前在數(shù)字電路課程設(shè)計(jì)教學(xué)中，有些院校仍然采用74系列固定功能標(biāo)準(zhǔn)芯片來實(shí)現(xiàn)設(shè)計(jì)功能。在了解課題原理和熟悉標(biāo)準(zhǔn)芯片功能的基礎(chǔ)上，“自底而上”地設(shè)計(jì)數(shù)字系統(tǒng)。當(dāng)設(shè)計(jì)的數(shù)字電路系統(tǒng)比較復(fù)雜，需要多個(gè)集成芯片和大量連線時(shí)，就增加了設(shè)計(jì)電路板的難度和故障調(diào)試難度，延長設(shè)計(jì)周期，降低了學(xué)生的學(xué)習(xí)興趣，同時(shí).常用中小規(guī)模集成芯片的大量重復(fù)使用也大大增加了設(shè)計(jì)成本。特別是隨著學(xué)生數(shù)量的劇增，由于教學(xué)經(jīng)費(fèi)的原因而無法提供足量的所需芯片，再加上實(shí)驗(yàn)場地和實(shí)驗(yàn)時(shí)間的制約，以及輔導(dǎo)教師的缺少等因素，使得課程設(shè)計(jì)題目受限制，設(shè)計(jì)方案雷同，缺少個(gè)性，設(shè)計(jì)過程枯燥，學(xué)生的綜合能力和創(chuàng)新能力的培養(yǎng)嚴(yán)重受到阻力，課程設(shè)計(jì)的教學(xué)目標(biāo)不能很好的實(shí)現(xiàn)。因此在數(shù)字電路課程設(shè)計(jì)中引入EDA技術(shù)，改革傳統(tǒng)的課程設(shè)計(jì)方法已經(jīng)成為一種趨勢。IspLever是Lattice公司最新推出的一套EDA軟件。設(shè)計(jì)輸入可采用原理圖、硬件描述語言、混合輸入三種方式，能對所設(shè)計(jì)的數(shù)字電子系統(tǒng)進(jìn)行功能仿真和時(shí)序仿真。編譯器是此軟件的核心，能進(jìn)行邏輯優(yōu)化，將邏輯映射到器件中去，自動(dòng)完成布局與布線，并生成編程所需要的熔絲圖文件。軟件中的Constraints Editor工具允許經(jīng)由一個(gè)圖形用戶接口選擇I/O設(shè)置和引腳分配。軟件包含Synolicity公司的Synplify綜合工具和Lattice的ispVM器件編程工具。IspLever軟件提供給開發(fā)者一個(gè)簡單而有力的工具，其界面友好，集成化程度高，是最易學(xué)、最易用的可編程邏輯器件開發(fā)軟件。利用它所配備的編輯、編譯、仿真、綜合、芯片編程等功能，可以完成數(shù)字電路從設(shè)計(jì)、檢查、模擬到下載的全過程。因此特別適合作為數(shù)字電路系統(tǒng)的設(shè)計(jì)和開發(fā)軟件。在系統(tǒng)可編程邏輯器件（In-System Programmable PLD，ISP-PLD）是90年代推出的新型的可編程邏輯器件，其最大特點(diǎn)是編程時(shí)既不需要使用編程器，也不需要將它從所在的系統(tǒng)板上取下，可以直接焊接在印刷電路板上，然后通過計(jì)算機(jī)的并口和專用的編程電纜對焊接在電路板上的ISP器件進(jìn)行多次編程，對其邏輯功能進(jìn)行修改，從而加快了數(shù)字系統(tǒng)的調(diào)試過程，提高了可靠性并避免對可編程器件造成機(jī)械損壞。PLD具有可重復(fù)使用、低投入、高性能、高密度、開發(fā)周期短等諸多優(yōu)點(diǎn)，不需要任何投片費(fèi)用。

二、EDA技術(shù)在數(shù)字電路課程設(shè)計(jì)中的應(yīng)用實(shí)例

下面采用“自頂而下”層次化的設(shè)計(jì)方法，以DJ-E801型實(shí)驗(yàn)開發(fā)系統(tǒng)和IspLever3.0EDA開發(fā)軟件設(shè)計(jì)時(shí)鐘為例，介紹基于EDA技術(shù)的數(shù)字電路系統(tǒng)設(shè)計(jì)的方法。運(yùn)用此種方法進(jìn)行課程設(shè)計(jì)時(shí)，需要先學(xué)習(xí)IspLever3.0軟件和Schematic的編程方法，掌握DJ-E801型實(shí)驗(yàn)開發(fā)系統(tǒng)的使用。

1.設(shè)計(jì)要求。設(shè)計(jì)一個(gè)多功能數(shù)字鐘。系統(tǒng)能進(jìn)行正常的時(shí)、分、秒計(jì)時(shí)功能，分別由6個(gè)數(shù)碼管顯示24小時(shí)、60分鐘、60秒鐘的計(jì)數(shù)器顯示；能利用實(shí)驗(yàn)系統(tǒng)上的按鍵實(shí)現(xiàn)“校時(shí)”“校分”功能：（1）按下“SA”鍵時(shí)，計(jì)時(shí)器迅速遞增，并按24小時(shí)循環(huán)，計(jì)滿23小時(shí)后再回00。（2）按下“SB”鍵時(shí)，計(jì)分器迅速遞增，并按59分鐘循環(huán)，計(jì)滿59分鐘后再回00，但不向“時(shí)”進(jìn)位。（3）按下“SC”鍵時(shí)，秒清零。（4）要求按下“SA”、“SB”或“SC”均不產(chǎn)生數(shù)字跳變（“SA″、“SB”、“SC”按鍵是有抖動(dòng)的，必須對其消抖動(dòng)處理）；能利用揚(yáng)聲器做整點(diǎn)報(bào)時(shí)：（1）當(dāng)計(jì)時(shí)到達(dá)59’50”時(shí)開始報(bào)時(shí)，在59’50”、52”、54”、56”、58”鳴叫，鳴叫聲頻可為lKHz；（2）到達(dá)59’60”時(shí)為最后一聲整點(diǎn)報(bào)時(shí)，整點(diǎn)報(bào)時(shí)是頻率可定為500Hz。

2.設(shè)計(jì)思路。本設(shè)計(jì)中采用“自頂向下”的層次化、模塊化的設(shè)計(jì)思路，將系統(tǒng)分為cdu24、cdu60、cdu60s、control等四個(gè)模塊，再將其在頂層連結(jié)起來，完成系統(tǒng)功能。

下面介紹各個(gè)模塊所完成的功能。cdu24在clk1的激勵(lì)下有24進(jìn)制計(jì)數(shù)功能，sa=1時(shí)在clk2的激勵(lì)下快速24進(jìn)制計(jì)數(shù)，能完成校時(shí)功能。cdu60在clk1的激勵(lì)下有60進(jìn)制計(jì)數(shù)功能，ss=1時(shí)在clk2的激勵(lì)下快速60進(jìn)制計(jì)數(shù)，但無進(jìn)位，完成校分功能。cdu60s在clk1的激勵(lì)下有60進(jìn)制計(jì)數(shù)功能，clr=1時(shí)秒清零即可。Control主要完成報(bào)警功能。

3.功能仿真。運(yùn)行ispLEVER軟件，建立一個(gè)新工程，然后在該工程下新建schematic文件，輸入原理圖以clk.sch文件保存，設(shè)為頂層，進(jìn)行編譯，對照設(shè)計(jì)要求查看仿真結(jié)果。電路仿真結(jié)果正確后，其硬件的實(shí)現(xiàn)是Lattice公司的CPLD芯片ispLSI1032E-70LJ-84下載實(shí)驗(yàn)板。設(shè)置芯片屬性及引腳分配，執(zhí)行編譯綜合后產(chǎn)生下載文件，將其在線下載到下載板，經(jīng)過硬件驗(yàn)證完全符合設(shè)計(jì)要求。

在上面的例子中，若采用傳統(tǒng)的74系列中小規(guī)模集成器件來實(shí)現(xiàn)，電路結(jié)構(gòu)復(fù)雜很多，難以調(diào)試，幾乎是“紙上談兵”的設(shè)計(jì)，設(shè)計(jì)過程枯燥乏味。基于EDA的數(shù)字電路設(shè)計(jì)采用“自頂向下”的設(shè)計(jì)方法，具有便于層次式、結(jié)構(gòu)化的設(shè)計(jì)思想，設(shè)計(jì)周期短，可以對每一層進(jìn)行仿真驗(yàn)證，設(shè)計(jì)電路錯(cuò)誤可以在早期發(fā)現(xiàn)，提高了設(shè)計(jì)的正確性，邏輯綜合之前的設(shè)計(jì)工作與具體的實(shí)現(xiàn)工藝器件等無關(guān)。因此，設(shè)計(jì)的可移植性好。為了提高數(shù)字電路教學(xué)的質(zhì)量，培養(yǎng)能適應(yīng)電子技術(shù)發(fā)展趨勢的創(chuàng)新人才，將EDA技術(shù)引入數(shù)字電路課程設(shè)計(jì)中，不僅可以很好地鍛煉學(xué)生的綜合設(shè)計(jì)開發(fā)能力和動(dòng)手能力，激發(fā)他們的學(xué)習(xí)興趣，還可以大大節(jié)約數(shù)字電路課程設(shè)計(jì)實(shí)驗(yàn)的成本，提高設(shè)計(jì)效率。

[1]林敏，方穎立.VHDL數(shù)字系統(tǒng)設(shè)計(jì)與高層次綜合[M].北京：電子工業(yè)出版社，2002.

[2]黃招娣，黃德昌.數(shù)字邏輯設(shè)計(jì)與EDA仿真實(shí)驗(yàn)教學(xué)的實(shí)踐與探索[J].華東交通大學(xué)學(xué)報(bào)，2007，24（12）.

[3]郭永貞.數(shù)字電路實(shí)驗(yàn)與EDA技術(shù)[M].南京：東南大學(xué)出版社，2010.