一種基于厚膜工藝的電路版圖設計

蒲亞芳

摘 要： 在電子線路版圖設計中，通常采用印刷線路板技術。如果結合厚膜工藝技術，可以實現元器件數目繁多，電路連接復雜，且安裝空間狹小的電路版圖設計。通過對3種不同電路版圖設計方案的理論分析，確定了惟一能滿足要求的設計方案。基于外形尺寸的要求，綜合考慮電路的性能和元件的封裝形式，通過合理的電路分割和布局設計，驗證了設計方案的合理性和可實現性。體現了厚膜工藝技術在電路版圖設計中強大的優越性，使一個按常規的方法無法實現的電路版圖設計問題迎刃而解。

關鍵詞： 電路版圖設計； 電路分割設計； 厚膜混合集成電路； 厚膜工藝

中圖分類號： TN710?34 文獻標識碼： A 文章編號： 1004?373X（2014）04?0118?03

Circuit layout design based on thick?film process

PU Ya?fang

（Shaanxi HuaJing Microelectronics Co.， Ltd， Xian 710065， China）

Abstract： The printed circuit board （PCB） technology is applied to circuit design generally. If it is combined with thick?film process， the circuit layout design， in which the complicated connection and many devices are mounted in its limited room， can be implemented. The outstanding advantages of the thick?film hybrid circuit were demonstrated by theoretical analysis of three defferent design schemes of circuit layout design. It is the unique one which can meet the requirement of the circuit design scheme. According to the boundary dimension requirement of the circuit， the circuit performance and device encapsulation mode were considered thoroughly， and the rationality and realizability of the design scheme were validated by reasonable circuit segmenting design and layout design. The outstanding superiority of thick?film process was reflected in the circuit layout design. The difficulty that the conventional methods for circuit layout design could not overcome was solved easily .

Keywords： circuit layout design； circuit segmenting design； thick?film hybrid circuit； thick?film process

0 引 言

隨著電子技術的飛速發展，對電子設備、系統的組裝密度的要求越來越高，對電路功能的集成度、可靠性等都提出了更高的要求。電子產品不斷地小型化、輕量化、多功能化。除了集成電路芯片的集成度越來越高外，電路結構合理的版圖設計在體積小型化方面也起著舉足輕重的作用。

1 厚膜工藝技術簡述

厚膜工藝技術是將導電帶和電阻通過絲網漏印、燒結到陶瓷基板上的一種工藝技術[1]。

厚膜混合集成電路是在厚膜工藝技術的基礎上，將電阻通過激光精調后，再將貼片元器件或裸芯片裝配到陶瓷基板上的混合集成電路[2]。

厚膜混合集成電路基本工藝流程圖見圖1。

圖1 厚膜工藝流程圖

厚膜工藝與印制板工藝比較見表1。

2 電路版圖設計

2.1 設計要求

將電路原理圖（圖2，圖3）平面化設計在直徑為34 mm的PCB板上（對電路進行分析后無需考慮相互干擾），外形尺寸圖見圖4。其中：序列號及電源為需要引出的引腳。

表1 厚膜工藝與印制板工藝比較

圖2 原理圖（1）

圖3 原理圖（2）

圖4 外形尺寸圖

2.2 設計步驟

2.2.1 分類清點電路中的元器件數量

分類清點電路中的元器件數量見表2。

表2 元器件數量

2.2.2 確定電路設計方案

根據電路原理圖，對以下3個方案逐一進行分析：

（1） 方案1：在印制板上雙面布線

簡單計算一下各種元器件所占面積：貼片電阻電容：4.8×46=220.8 mm2；貼片二三極管：8.9×5=44.5 mm2；

貼片集成電路：77×3+72=303 mm2；貼片運算放大器：33.44×11=367.84 mm2；電 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的總面積：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面積（單面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很顯然，利用雙面布局布線，印制板的面積遠遠滿足不了設計的需要。另外，印制板為圓形，元件布局時面積的利用率更低。所以僅僅利用印制板的面積來進行平面化設計，理論上不可行。

（2） 方案2：印制板上安裝雙列直插式厚膜電路模塊

采用厚膜工藝和印制板工藝相結合的方法進行布局布線。首先將電路原理圖進行合理分割，確定要利用厚膜工藝進行設計的那部分電路，剩余部分電路則布線到印制板上。用厚膜工藝的電路，在陶瓷基板上采用雙面布線，組裝貼片元器件，可以增大布線的面積。然而，為了和印制板結合起來，雙列直插式厚膜電路模塊的引出端數目需求較多，采用最多的引出腳數量，也滿足不了印制板與厚膜電路電連接的需要。

若采用裸芯片元件進行布線，則必須采用金屬全密封封裝。由于金屬外殼的存在，導致基片的面積變得更小，模塊的引出端數目隨之減少。另外，裸芯片的電路只能采用單面布線，這樣不能滿足元件放置的需要，更不可能實現布線的需求。

所以該方案也不可行。

（3） 方案3：印制板上安裝2個單列直插式厚膜電路模塊

由方案1和方案2得知：

（1） 必須在印制板上安裝厚膜電路模塊；

（2） 采用2個單列直插式厚膜電路模塊，且均采用雙面布線。

2個單列直插式厚膜電路模塊和1個雙列直插式模塊進行比較，雖然引出腳數目相等，但2個單列直插式電路比1個雙列直插式電路的布線面積增大了1倍。對于圓形的印制板，將2個厚膜電路模塊平行放置在直徑上和與直徑平行的最近位置，就可以保證厚膜電路模塊和印制板之間的過渡線數目最多，且高度不會超過允許高度。經驗證，這樣的布局達到了厚膜電路模塊和印制板上電路連接的需要，而且所有元件達到合理放置。

所以，方案3是可行的。

2.2.3 電路版圖設計過程[3?4]

根據印制板外形尺寸的要求，2個單列直插式厚膜電路模塊的陶瓷基片分別選用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm兩種，根據電路的工作原理，對2個電路原理圖進行合理分割，可調元器件和大體積元件放置在印制板上，不可調部分分別放置在兩個陶瓷基片上，經過合理布圖，陶瓷基板上PCB圖分別見圖5，圖6。

圖5 厚膜電路1（正面和反面）

圖6 厚膜電路2（正面和反面）

紅色為一次導體，淺綠色為介質，深藍色，紅色為一次導體，湖藍色為介質，為二次導體，其余顏色為厚膜電阻，紫色為二次導體，其余顏色為厚膜電阻，共有13個引出腳。共有12個引出腳。

將兩個厚膜電路模塊按照厚膜電路的工藝進行封裝完成后，作為印制板上的兩個元器件，將其與厚膜電路模塊外的元件在印制板上進行布局布線設計，即可完成整個電路的版圖設計，并達到了設計要求。整個產品的印制板裝配圖見圖7。

圖7中，W1～W4為電位器，X為晶振，J1和J2分別為兩塊單列直插式厚膜電路模塊。C2為片式鉭電容，U7為SO?8集成電路，R*為片電容，其余為引出腳。

圖7 印制板裝配圖

3 結 語

在電路版圖的設計過程中，充分考慮到調試的需要，將需調試的元件和體積較大的元件放置在印制板上，無需調試的小體積元件放置在厚膜電路模塊里，使得僅利用印制板難以完成的布圖任務因巧妙利用厚膜工藝集成而大大縮小了產品的體積，從而實現了復雜電路體積小型化的目的，而且使產品美觀，調試方便。

厚膜技術從早期應用在航空航天、衛星通信等領域，發展到現在的汽車、家用電器、音響設備等工業領域，無不說明厚膜工藝技術有著很好的發展前景和實用價值。

參考文獻

[1] 鄭福元，周立飛，虎軒東.厚薄膜混合集成電路：設計、制造和應用[M].北京：科學出版社，1984.

[2] 呂乃康，樊百昌.厚膜混合集成電路[M].西安：西安交通大學出版社，1990.

[3] 崔瑋.Protel 99 SE電路原理圖與電路板設計教程[M].北京：北京海洋出版社，2007.

[4] 黃智偉.印制電路板（PCB）設計技術與實踐[M].北京：中國工業出版社，2012.

[5] 潘長開，田學軍，葉峰.基于SIFT算法的PCB板基準點匹配[J].現代電子技術，2012，35（12）：84?86.

[6] 王愛珍.高速數字PCB板設計中的信號完整性分析[J].現代電子技術，2009，32（1）：177?180.

簡單計算一下各種元器件所占面積：貼片電阻電容：4.8×46=220.8 mm2；貼片二三極管：8.9×5=44.5 mm2；

貼片集成電路：77×3+72=303 mm2；貼片運算放大器：33.44×11=367.84 mm2；電 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的總面積：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面積（單面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很顯然，利用雙面布局布線，印制板的面積遠遠滿足不了設計的需要。另外，印制板為圓形，元件布局時面積的利用率更低。所以僅僅利用印制板的面積來進行平面化設計，理論上不可行。

（2） 方案2：印制板上安裝雙列直插式厚膜電路模塊

采用厚膜工藝和印制板工藝相結合的方法進行布局布線。首先將電路原理圖進行合理分割，確定要利用厚膜工藝進行設計的那部分電路，剩余部分電路則布線到印制板上。用厚膜工藝的電路，在陶瓷基板上采用雙面布線，組裝貼片元器件，可以增大布線的面積。然而，為了和印制板結合起來，雙列直插式厚膜電路模塊的引出端數目需求較多，采用最多的引出腳數量，也滿足不了印制板與厚膜電路電連接的需要。

若采用裸芯片元件進行布線，則必須采用金屬全密封封裝。由于金屬外殼的存在，導致基片的面積變得更小，模塊的引出端數目隨之減少。另外，裸芯片的電路只能采用單面布線，這樣不能滿足元件放置的需要，更不可能實現布線的需求。

所以該方案也不可行。

（3） 方案3：印制板上安裝2個單列直插式厚膜電路模塊

由方案1和方案2得知：

（1） 必須在印制板上安裝厚膜電路模塊；

（2） 采用2個單列直插式厚膜電路模塊，且均采用雙面布線。

2個單列直插式厚膜電路模塊和1個雙列直插式模塊進行比較，雖然引出腳數目相等，但2個單列直插式電路比1個雙列直插式電路的布線面積增大了1倍。對于圓形的印制板，將2個厚膜電路模塊平行放置在直徑上和與直徑平行的最近位置，就可以保證厚膜電路模塊和印制板之間的過渡線數目最多，且高度不會超過允許高度。經驗證，這樣的布局達到了厚膜電路模塊和印制板上電路連接的需要，而且所有元件達到合理放置。

所以，方案3是可行的。

2.2.3 電路版圖設計過程[3?4]

根據印制板外形尺寸的要求，2個單列直插式厚膜電路模塊的陶瓷基片分別選用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm兩種，根據電路的工作原理，對2個電路原理圖進行合理分割，可調元器件和大體積元件放置在印制板上，不可調部分分別放置在兩個陶瓷基片上，經過合理布圖，陶瓷基板上PCB圖分別見圖5，圖6。

圖5 厚膜電路1（正面和反面）

圖6 厚膜電路2（正面和反面）

紅色為一次導體，淺綠色為介質，深藍色，紅色為一次導體，湖藍色為介質，為二次導體，其余顏色為厚膜電阻，紫色為二次導體，其余顏色為厚膜電阻，共有13個引出腳。共有12個引出腳。

將兩個厚膜電路模塊按照厚膜電路的工藝進行封裝完成后，作為印制板上的兩個元器件，將其與厚膜電路模塊外的元件在印制板上進行布局布線設計，即可完成整個電路的版圖設計，并達到了設計要求。整個產品的印制板裝配圖見圖7。

圖7中，W1～W4為電位器，X為晶振，J1和J2分別為兩塊單列直插式厚膜電路模塊。C2為片式鉭電容，U7為SO?8集成電路，R*為片電容，其余為引出腳。

圖7 印制板裝配圖

3 結 語

在電路版圖的設計過程中，充分考慮到調試的需要，將需調試的元件和體積較大的元件放置在印制板上，無需調試的小體積元件放置在厚膜電路模塊里，使得僅利用印制板難以完成的布圖任務因巧妙利用厚膜工藝集成而大大縮小了產品的體積，從而實現了復雜電路體積小型化的目的，而且使產品美觀，調試方便。

厚膜技術從早期應用在航空航天、衛星通信等領域，發展到現在的汽車、家用電器、音響設備等工業領域，無不說明厚膜工藝技術有著很好的發展前景和實用價值。

參考文獻

[1] 鄭福元，周立飛，虎軒東.厚薄膜混合集成電路：設計、制造和應用[M].北京：科學出版社，1984.

[2] 呂乃康，樊百昌.厚膜混合集成電路[M].西安：西安交通大學出版社，1990.

[3] 崔瑋.Protel 99 SE電路原理圖與電路板設計教程[M].北京：北京海洋出版社，2007.

[4] 黃智偉.印制電路板（PCB）設計技術與實踐[M].北京：中國工業出版社，2012.

[5] 潘長開，田學軍，葉峰.基于SIFT算法的PCB板基準點匹配[J].現代電子技術，2012，35（12）：84?86.

[6] 王愛珍.高速數字PCB板設計中的信號完整性分析[J].現代電子技術，2009，32（1）：177?180.

簡單計算一下各種元器件所占面積：貼片電阻電容：4.8×46=220.8 mm2；貼片二三極管：8.9×5=44.5 mm2；

貼片集成電路：77×3+72=303 mm2；貼片運算放大器：33.44×11=367.84 mm2；電 位 器： 38×4=152 mm2；晶振：16 mm2。

元器件的總面積：220.8+44.5+303+367.84+152+16=1 104.14 mm2≈11 cm2。

印制板的可利用面積（單面）：3.14×14.52=660.185 mm2≈6.6 cm2。

很顯然，利用雙面布局布線，印制板的面積遠遠滿足不了設計的需要。另外，印制板為圓形，元件布局時面積的利用率更低。所以僅僅利用印制板的面積來進行平面化設計，理論上不可行。

（2） 方案2：印制板上安裝雙列直插式厚膜電路模塊

采用厚膜工藝和印制板工藝相結合的方法進行布局布線。首先將電路原理圖進行合理分割，確定要利用厚膜工藝進行設計的那部分電路，剩余部分電路則布線到印制板上。用厚膜工藝的電路，在陶瓷基板上采用雙面布線，組裝貼片元器件，可以增大布線的面積。然而，為了和印制板結合起來，雙列直插式厚膜電路模塊的引出端數目需求較多，采用最多的引出腳數量，也滿足不了印制板與厚膜電路電連接的需要。

若采用裸芯片元件進行布線，則必須采用金屬全密封封裝。由于金屬外殼的存在，導致基片的面積變得更小，模塊的引出端數目隨之減少。另外，裸芯片的電路只能采用單面布線，這樣不能滿足元件放置的需要，更不可能實現布線的需求。

所以該方案也不可行。

（3） 方案3：印制板上安裝2個單列直插式厚膜電路模塊

由方案1和方案2得知：

（1） 必須在印制板上安裝厚膜電路模塊；

（2） 采用2個單列直插式厚膜電路模塊，且均采用雙面布線。

2個單列直插式厚膜電路模塊和1個雙列直插式模塊進行比較，雖然引出腳數目相等，但2個單列直插式電路比1個雙列直插式電路的布線面積增大了1倍。對于圓形的印制板，將2個厚膜電路模塊平行放置在直徑上和與直徑平行的最近位置，就可以保證厚膜電路模塊和印制板之間的過渡線數目最多，且高度不會超過允許高度。經驗證，這樣的布局達到了厚膜電路模塊和印制板上電路連接的需要，而且所有元件達到合理放置。

所以，方案3是可行的。

2.2.3 電路版圖設計過程[3?4]

根據印制板外形尺寸的要求，2個單列直插式厚膜電路模塊的陶瓷基片分別選用32 mm×16.5 mm×0.8 mm和30 mm×16.5 mm×0.8 mm兩種，根據電路的工作原理，對2個電路原理圖進行合理分割，可調元器件和大體積元件放置在印制板上，不可調部分分別放置在兩個陶瓷基片上，經過合理布圖，陶瓷基板上PCB圖分別見圖5，圖6。

圖5 厚膜電路1（正面和反面）

圖6 厚膜電路2（正面和反面）

紅色為一次導體，淺綠色為介質，深藍色，紅色為一次導體，湖藍色為介質，為二次導體，其余顏色為厚膜電阻，紫色為二次導體，其余顏色為厚膜電阻，共有13個引出腳。共有12個引出腳。

將兩個厚膜電路模塊按照厚膜電路的工藝進行封裝完成后，作為印制板上的兩個元器件，將其與厚膜電路模塊外的元件在印制板上進行布局布線設計，即可完成整個電路的版圖設計，并達到了設計要求。整個產品的印制板裝配圖見圖7。

圖7中，W1～W4為電位器，X為晶振，J1和J2分別為兩塊單列直插式厚膜電路模塊。C2為片式鉭電容，U7為SO?8集成電路，R*為片電容，其余為引出腳。

圖7 印制板裝配圖

3 結 語

在電路版圖的設計過程中，充分考慮到調試的需要，將需調試的元件和體積較大的元件放置在印制板上，無需調試的小體積元件放置在厚膜電路模塊里，使得僅利用印制板難以完成的布圖任務因巧妙利用厚膜工藝集成而大大縮小了產品的體積，從而實現了復雜電路體積小型化的目的，而且使產品美觀，調試方便。

厚膜技術從早期應用在航空航天、衛星通信等領域，發展到現在的汽車、家用電器、音響設備等工業領域，無不說明厚膜工藝技術有著很好的發展前景和實用價值。

參考文獻

[1] 鄭福元，周立飛，虎軒東.厚薄膜混合集成電路：設計、制造和應用[M].北京：科學出版社，1984.

[2] 呂乃康，樊百昌.厚膜混合集成電路[M].西安：西安交通大學出版社，1990.

[3] 崔瑋.Protel 99 SE電路原理圖與電路板設計教程[M].北京：北京海洋出版社，2007.

[4] 黃智偉.印制電路板（PCB）設計技術與實踐[M].北京：中國工業出版社，2012.

[5] 潘長開，田學軍，葉峰.基于SIFT算法的PCB板基準點匹配[J].現代電子技術，2012，35（12）：84?86.

[6] 王愛珍.高速數字PCB板設計中的信號完整性分析[J].現代電子技術，2009，32（1）：177?180.