基于0.18 μm CMOS工藝的低噪聲放大器設(shè)計(jì)

計(jì)雷雷，王 江，鄭宏興，張玉賢

（1.天津職業(yè)技術(shù)師范大學(xué)天線與微波技術(shù)研究所，天津 300222；2.陜西千山航空電子有限責(zé)任公司，西安 710061）

基于0.18 μm CMOS工藝的低噪聲放大器設(shè)計(jì)

計(jì)雷雷1，王 江2，鄭宏興1，張玉賢1

（1.天津職業(yè)技術(shù)師范大學(xué)天線與微波技術(shù)研究所，天津 300222；2.陜西千山航空電子有限責(zé)任公司，西安 710061）

為了提高接收機(jī)的性能，基于臺(tái)積電公司0.18 μm CMOS工藝設(shè)計(jì)了低噪聲放大器。從晶體管模型出發(fā)，分析了阻抗匹配，采用源端負(fù)反饋和提高輸入匹配的電感Q值來降低噪聲。通過電路的共源共柵結(jié)構(gòu)搭配電路，消除密勒電容，提高電路性能。

CMOS；反饋；共源共柵；低噪聲放大器

在通信系統(tǒng)中，低噪聲放大器（LAN）一般用作各類無線電接收機(jī)的高頻或中頻前置放大電路，以及做為高靈敏電子探測(cè)設(shè)備的放大電路，它是射頻接收系統(tǒng)中的重要部件，直接影響著接收機(jī)的性能和成本。在提高接收系統(tǒng)性能的關(guān)鍵環(huán)節(jié)相應(yīng)放大能力的基礎(chǔ)上，它具有噪聲系數(shù)很低、成本低以及足夠帶寬等特點(diǎn)，是當(dāng)前LNA設(shè)計(jì)中需要面對(duì)的問題。CMOS工藝憑借與數(shù)字基帶電路大規(guī)模集成和低成本兩大特點(diǎn)，成為低噪聲放大電路的首選工藝[1-4]。文獻(xiàn)[1]設(shè)計(jì)了基于CMOS工藝的LNA，其噪聲系數(shù)很低，性能優(yōu)越，但是帶寬很窄，會(huì)因?qū)嶋H加工過程中的誤差帶來頻偏；文獻(xiàn)[3]設(shè)計(jì)的雙頻段低噪聲放大器，功耗低，頻段之間隔離度好，但噪聲系數(shù)超過2.5 dB，會(huì)給系統(tǒng)帶來不必要的干擾。為了克服上述缺點(diǎn)，本文研究了一種LNA電路設(shè)計(jì)方案，利用MOS器件設(shè)計(jì)偏壓，降低溫度帶來的影響，分析5.2 GHz的LNA的電路模型的尺寸與功耗、增益、噪聲系數(shù)之間的關(guān)系，給出設(shè)計(jì)的方法和公式，同時(shí)也對(duì)輸入網(wǎng)絡(luò)的匹配特性進(jìn)行分析，說明了電路設(shè)計(jì)的關(guān)鍵之處，并通過仿真驗(yàn)證了本設(shè)計(jì)所要達(dá)到的預(yù)期結(jié)果。

1 寬帶低噪聲放大器

1.1 CMOS器件模型分析

MOSFET器件的等效模型如圖1所示。為了表征晶體管的電特性，可以使用共源本征Y參數(shù)

式中：Gds=1/Rds；τg=RgsCgs；τ為有效溝道載流子傳輸時(shí)間。將式（1）轉(zhuǎn)換成h矩陣，得到

式中：h21為電流增益，選擇合適的MOS管的長(zhǎng)寬比，可以獲得合適的電流增益，當(dāng)h21=1時(shí)，可以獲得器件的過渡頻率[5]

以式（3）作為電路頻率設(shè)計(jì)參考，選擇合適的CMOS管參數(shù)，設(shè)計(jì)的LNA電路如圖2所示。圖中M1至M4起電壓偏置的作用，其中M1和M2的溝道長(zhǎng)度0.4 μm，寬度為9.6 μm，M3和M4的溝道長(zhǎng)度為0.4 μm，寬度為5.8 μm；M5和M6選用高頻管，溝道長(zhǎng)度為0.18 μm，寬度為2.5 μm。

圖1 MOSFET器件的等效參數(shù)模型

圖2 LNA設(shè)計(jì)電路

1.2 消除密勒電容

M5和M6搭配出共源共柵放大器結(jié)構(gòu)。器件在輸入和輸出節(jié)點(diǎn)之間的開路電壓增益為Av，那么在這兩點(diǎn)之間的阻抗為Z的反饋原件可以由連接在每一個(gè)節(jié)點(diǎn)和地之間的等效原件代替。等效元件在輸入節(jié)點(diǎn)的阻抗為：

在輸出節(jié)點(diǎn)阻抗為：

式中：Zmi和Zmo分別為輸入節(jié)點(diǎn)、輸出節(jié)點(diǎn)與地之間的等效輸入密勒阻抗。這里使用共源共柵結(jié)構(gòu)放大器，器件M5是一個(gè)壓控電流源，一個(gè)小的柵壓可以產(chǎn)生一個(gè)大的漏電流，通過輸出負(fù)載RLOAD，從而產(chǎn)生一個(gè)大的輸出電壓。當(dāng)M6共柵放大器偏置于飽和狀態(tài)，這個(gè)低阻抗電流緩沖器處于M5和RLOAD之間，可以減小密勒效應(yīng)。

1.3 噪聲系數(shù)

噪聲系數(shù)定義為輸入信噪比與輸出信噪比的比值。為了降低噪聲，人們做了很多研究，包括阻抗匹配技術(shù)[5]、級(jí)間相互作用的噪聲抵消技術(shù)[6]和源端電感負(fù)反饋[7]等等。根據(jù)豪斯理論[8]，當(dāng)ΓS，opt=S11*時(shí)，器件的最小噪聲系數(shù)和最大增益將同時(shí)達(dá)到。而分立元器件不可能同時(shí)得到最小噪聲系數(shù)和最大增益。為了解決這個(gè)矛盾，采用阻抗匹配和源端電感負(fù)反饋技術(shù)獲取低噪聲系數(shù)以及合適的增益，下面對(duì)這兩種技術(shù)進(jìn)行分析。

2 阻抗匹配技術(shù)

輸出噪聲電流是由MOS管的溝道熱噪聲[5]所引起的，等效電路如圖3所示。

圖3 考慮溝道熱噪聲的共源放大器等效電路

這里得到

式中：R1取決于電感Lg的品質(zhì)因數(shù)。從式（6）中可以看出，調(diào)節(jié)匹配電路中Lg電感品質(zhì)因數(shù)，可以優(yōu)化電路噪聲系數(shù)。同理，調(diào)節(jié)圖2電路中電感L1和L2的品質(zhì)因數(shù)，可以獲得較低的噪聲系數(shù)。

3 源端電感負(fù)反饋技術(shù)

利用反饋電感產(chǎn)生實(shí)數(shù)的輸入電阻Req為：

式中：wT為晶體管的截止角頻率，取決于工藝而與晶體管尺寸無關(guān)；gm為晶體管的跨導(dǎo)；Cgs為M5的柵源電容。根據(jù)雙端口網(wǎng)絡(luò)模型[7]，電壓增益為：

LNA噪聲系數(shù)NF為：

通過調(diào)節(jié)電路中源端阻抗Ls修正Req，改變式（8）和（9），可以使近似成立。調(diào)節(jié)圖2電路中的Ls，器件最小噪聲系數(shù)和最大增益將同時(shí)達(dá)到，能夠獲取電路最佳性能。

4 仿真結(jié)果

采用臺(tái)積電公司0.18 μm CMOS工藝，對(duì)圖2所示的具有寬帶特性LNA電路用ADS軟件進(jìn)行仿真。圖2中的電路打包為L(zhǎng)NA_ALL，如圖4所示。

圖4 LNA的仿真模型

通過衡量放大器的主要指標(biāo)包括S參數(shù)、噪聲系數(shù)和穩(wěn)定度等，反復(fù)調(diào)節(jié)電感、電阻以及電容元件參數(shù)達(dá)到需要的設(shè)計(jì)指標(biāo)后，獲得設(shè)計(jì)數(shù)據(jù)如表1所示。

表1 LNA電路參數(shù)

按照表1中的參數(shù)，用ADS軟件仿真得到所設(shè)計(jì)LNA電路的輸入、輸出特性S11、S22見圖5（a）、（b）。在4.7～5.8 GHz頻帶內(nèi)S11＜-10 dB，S22＜11 dB，表明輸入輸出匹配良好。放大器對(duì)噪聲系數(shù)有嚴(yán)格要求，噪聲影響接收機(jī)的靈敏度。這里所設(shè)計(jì)的電路（圖2）最小噪聲系數(shù)在頻帶內(nèi)均小于1.2 dB，見圖5（c），能夠提高系統(tǒng)的靈敏度。穩(wěn)定性是電路正常工作的必要條件，保證電路在工作中不會(huì)振蕩。本設(shè)計(jì)電路在頻帶內(nèi)穩(wěn)定度均大于5，見圖5（d），達(dá)到良好的性能指標(biāo)。

在5.2 GHz頻率點(diǎn)上，增益S21為12.14 dB，且?guī)?nèi)4.7-5.8 GHz，增益波動(dòng)僅0.5 dB，表明增益平坦，保證放大器的放大效果，見圖5（e）。

5 結(jié)束語

圖5 仿真結(jié)果

本文采用0.18 μm CMOS設(shè)計(jì)工藝，在4.7～5.8 GHz的頻段內(nèi)實(shí)現(xiàn)寬帶、低噪聲，提高電路性能。其噪聲系數(shù)小于1.12 dB，穩(wěn)定系數(shù)大于5，且在5.2 GHz增益達(dá)到12 dB，設(shè)計(jì)的LNA在各項(xiàng)性能指標(biāo)方面均能滿足設(shè)計(jì)的要求。

［1］ YANG H C.High quality of 0.18 μm CMOS 5.2 GHz cascode LNA for RFID tag applications[C]//IEEE 2nd International Symposium on Next-Generation Electronics（ISNE）.2013：313-316.

［2］ ARSHAD S，ZAFAR F，WAHAB Q U.Design of a 4-6 GHz Wideband LNA in 0.13 μm CMOS Technology[C]//2012 IEEE International Conference on Electronics Design，Systems and Applications（ICEDSA）.2012：125-129.

［3］ DAO V K.Dual-band LNA for 2.4/5.2GHz applications[C]// Proceedings of Asia-Pacific Microwave Conference 2006. 2006：678-682.

［4］ DATTA S.A concurrent low-area dual band 0.9/2.4 GHz LNA in 0.13 μm RF CMOS technology for multi-band wireless receiver[C]//Circuits and Systems（APCCAS），2010 IEEE Asia Pacific Conference.2010：280-283.

［5］ 李志群，王志功.射頻集成電路與系統(tǒng)[M].北京：科學(xué)出版社，2008：105.

［6］ 董葉梓，張鵬，毛陸虹.采用噪聲抵消技術(shù)的高增益CMOS帶寬LNA設(shè)計(jì)[J].集成電路應(yīng)用，2013，39（5）：44-47.

［7］ 劉萌萌.具有抑制窄帶干擾帶阻特性的3-10 GHz超寬帶LNA[J].清華大學(xué)學(xué)報(bào)，2009，49（4）：31-34.

［8］ LI Richard Chi-His.RF Circuit Design[M].北京：電子工業(yè)出版社，2011.

A low noise amplifier design based on 0.18 μm CMOS technology

JI Lei-lei1，WANG Jiang2，ZHENG Hong-xing1，ZHANG Yu-xian1
（1.Institute of Antenna and Microwave Techniques，Tianjin University of Technology and Education，Tianjin 300222，China；2.Qianshan Aviation Electronics Co Ltd，Shaanxi Province，Xi′an 710061，China）

To increase properties of receiver，a low noise amplifier is designed based on Taiwan Semiconductor Manufacturing Company Limited 0.18 μm CMOS technology.Starting with transistor model， we analyze the impedance matching.Noise has been decreased by using source negative feedback and improving Q-factor of input matched inductance.The miller capacitance can be eliminated by using collocating source and grid structure.Circuit performance has been improved.

CMOS；feedback；collocating source and grid structure；low noise amplifier

TN722.3

A

2095－0926（2014）03－0008－04

2014-04-30

國(guó)家自然科學(xué)基金項(xiàng)目（61371043）；天津市應(yīng)用基礎(chǔ)及前沿技術(shù)研究計(jì)劃（12JCYBJC10500）.

計(jì)雷雷（1988—），男，碩士研究生；鄭宏興（1962—），男，教授，博士，碩士生導(dǎo)師，研究方向?yàn)樘炀€、微波電路和計(jì)算電磁學(xué).