一種基于FPGA控制的多路并行數(shù)據(jù)采集設(shè)計方法

馬 航，季振宇，史學(xué)濤，尤富生，付 峰，劉銳崗，董秀珍

0 引言

生物電阻抗成像是繼形態(tài)、結(jié)構(gòu)成像之后的新一代更為有效的無損傷功能成像技術(shù)，是醫(yī)學(xué)成像技術(shù)的一個新方向[1-2]。其中，多路信號采集是生物電阻抗成像技術(shù)的關(guān)鍵環(huán)節(jié)。由成像原理可知，多路信號采集模塊應(yīng)該滿足同步性、高精度和高速率的采集要求。特別是在電阻抗掃描（electrical impedance scanning，EIS）中，要實現(xiàn) 64路（甚至更多路）信號的采集。而且，采集信號的規(guī)模有逐漸增大的趨勢，這就對多路信號采集模塊的效率、性能提出了更高的要求。目前的多路信號采集模塊采用“MCU+FPGA”架構(gòu)，實現(xiàn)了對64路信號的串行采集[3]。但是這種設(shè)計存在一些問題，例如采集速率難以滿足未來的需求，并且需要對采集結(jié)果進(jìn)行校正后才能實現(xiàn)同步性的采集。

針對以上問題，研究了一種基于FPGA控制的多路并行數(shù)據(jù)采集設(shè)計方案。該方案通過在FPGA上定制一個Nios II軟核來代替原有的MCU，并且實現(xiàn)了控制4路A/D轉(zhuǎn)換器進(jìn)行并行采集。該方案選用FPGA作為系統(tǒng)的主控芯片，是因為它相比傳統(tǒng)的采集控制器（如單片機(jī)、DSP芯片）具有時鐘頻率高、內(nèi)部延時小、速度快、效率高、I/O引腳豐富和功耗低的特點[4]。

1 系統(tǒng)的總體設(shè)計

1.1 總體分析

本研究是針對EIS乳腺成像設(shè)備數(shù)據(jù)采集系統(tǒng)的探索性研究。根據(jù)其具體的成像需要，該采集系統(tǒng)要實現(xiàn)以下功能：接受上位機(jī)指令，產(chǎn)生一個頻率可控的基準(zhǔn)同步時間信號；然后根據(jù)該同步時間信號來控制產(chǎn)生一個頻率在100 Hz～100 kHz之間的模擬正弦激勵信號；……