一種COM EXPRESS模塊處理器的設(shè)計(jì)與實(shí)現(xiàn)

張 博

(中國(guó)電子科技集團(tuán)公司第五十四研究所，河北石家莊050081)

0 引言

處理器模塊化是處理器的發(fā)展趨勢(shì)，在處理器模塊化的眾多設(shè)計(jì)方法中，COM EXPRESS模塊化處理器設(shè)計(jì)是模塊化設(shè)計(jì)的一種新思路，具有靈活多樣、性能穩(wěn)定、兼容性好、功耗低和尺寸小的特點(diǎn)［1］。COM EXPRESS模塊化處理器的應(yīng)用領(lǐng)域非常廣泛，如計(jì)算平臺(tái)、通信、工業(yè)控制、醫(yī)療、交通和環(huán)保等領(lǐng)域。為了能夠設(shè)計(jì)具有協(xié)處理器功能的處理器，并使其模塊化，本文以AD LINK公司生產(chǎn)的COM EPRESS模塊NANOX-ML-1024/4G為處理器的核心器件，以FPGA+單片機(jī)作為協(xié)處理器，利用COM EPRESS自主設(shè)計(jì)的靈活性，完成具有協(xié)處理功能的模塊化處理器的設(shè)計(jì)與實(shí)現(xiàn)，驗(yàn)證 COM EXPRESS模塊化處理器設(shè)計(jì)的可行性。

1 COM EXPRESS接口處理器設(shè)計(jì)方案

基于COME接口CPU模塊的處理器由4部分組成:COME接口CPU模塊部分、協(xié)處理部分(包括FPGA和單片機(jī))、時(shí)鐘分路和管理部分、電源和電源管理部分。［2］

處理器的設(shè)計(jì)原理框圖如圖1所示。

1．1 COM EXPRESS接口處理器硬件設(shè)計(jì)

根據(jù)處理器的要求，充分考慮芯片的處理能力、體積、功耗、集成度、成本以及開發(fā)環(huán)境因素，設(shè)計(jì)的處理器核心器件選擇NANOX-ML-1024/4G，該器件為AD LINK公司生產(chǎn)的COM EPRESS模塊，其性能如下:

·CPU型號(hào):ATOM系列;

·主頻:1．66 GHz;

·芯片組:INTEL485;

·內(nèi)存:DDR2 1 GB;

·板上硬盤:4 GB;

·支持PCIe:2路1x;

·功耗:25 W。

COM EXPRESS模塊NANOX-ML-1024/4G有豐富的外部接口，可以滿足各種設(shè)計(jì)的需要。

1．2 COM EXPRESS接口處理器軟件設(shè)計(jì)

NANOX-ML-1024/4G復(fù)位啟動(dòng)關(guān)鍵信號(hào)的加電時(shí)序非常重要，直接關(guān)系到處理器設(shè)計(jì)的成敗，時(shí)序錯(cuò)誤會(huì)導(dǎo)致COM EXPRESS模塊NANOX-ML-1024/4G不啟動(dòng)，使整個(gè)處理器不能正常工作［3］。關(guān)鍵信號(hào)的時(shí)序圖如圖2所示。

圖2 處理器加電時(shí)序

為了監(jiān)控關(guān)鍵信號(hào)的狀態(tài)，將關(guān)鍵信號(hào)連接到FPGA中，通過(guò)對(duì)關(guān)鍵信號(hào)的控制監(jiān)視，來(lái)觀察處理器模塊加電時(shí)信號(hào)狀態(tài)的正確性，從而保證處理器能夠正常工作。

為了滿足該時(shí)序，通過(guò)FPGA編寫程序控制信號(hào)的延時(shí)，保證信號(hào)的時(shí)序滿足主板復(fù)位初始化啟動(dòng)時(shí)的關(guān)鍵信號(hào)的時(shí)序，進(jìn)行正常啟動(dòng)。

處理器中COM EPRESS模塊與FPGA之間通過(guò)PCIe總線互相連接，使用FPGA芯片的硬核程序編寫FPGA芯片端的PCIe總線程序模塊，完成COM EPRESS模塊與FPGA之間的數(shù)據(jù)交換，形成FPGA對(duì)處理器的協(xié)處理結(jié)構(gòu)。

2 設(shè)計(jì)中需要解決的問題

嵌入式處理器模塊化對(duì)體積和功耗的要求比較嚴(yán)格，在有限的板卡空間內(nèi)集成滿足要求的硬件設(shè)計(jì)并能夠?qū)⒐脑O(shè)計(jì)到最小是處理器設(shè)計(jì)的難點(diǎn)。

本文中設(shè)計(jì)的處理器板卡尺寸為標(biāo)準(zhǔn)VPX接口的6U板卡(230 mm×260 mm)，在板卡上結(jié)成了一個(gè)85 mm×120 mm的COM EPRESS模塊和一個(gè)85 mm×130 mm的硬盤模塊，要求在通用的處理器功能的基礎(chǔ)上，使用PCIe總線作為紐帶集成FPGA芯片進(jìn)行協(xié)處理，設(shè)計(jì)成新型的處理器。高集成度和高速總線的信號(hào)完整性的矛盾與統(tǒng)一，是處理器設(shè)計(jì)需要解決的問題。

板卡的電源供給方式為AT模式，但是AT模式的電源功耗功耗比ATX模式大［4］。在板卡的電源供給方式不變的條件下，降低功耗也是處理器設(shè)計(jì)需要解決的問題。

3 關(guān)鍵技術(shù)

3．1 高集成度的高速總線PCB設(shè)計(jì)

PCB板設(shè)計(jì)過(guò)程中，尤其是高集成度、走線部分面積小、高速信號(hào)集中分布的板卡中，高速信號(hào)完整性的約束及后仿真是保證設(shè)計(jì)成功的重要因素［5］。在高速PCB板電磁兼容設(shè)計(jì)中，相近傳輸線上的信號(hào)之間由于電磁場(chǎng)的相互耦合而發(fā)生串?dāng)_，鄰近信號(hào)線之間容易發(fā)生串?dāng)_，散熱性差。

本設(shè)計(jì)中PCIe總線硬件部分是整板頻率最高的地方，數(shù)據(jù)信號(hào)數(shù)據(jù)傳輸率(2．5 GHz)。以PCIe總線的設(shè)計(jì)來(lái)說(shuō)明整板高速PCB的設(shè)計(jì)方法。

PCIe總線拓?fù)浣Y(jié)構(gòu)設(shè)計(jì)、布局布線設(shè)計(jì)都是影響PCIe總線接口性能的關(guān)鍵。處理器中PCIe總線控制器和FPGA之間的端接方式如圖3所示。

圖3 PCIe總線和FPGA之間的端接方式

該設(shè)計(jì)遵從了業(yè)界標(biāo)準(zhǔn)的SSTL25電平標(biāo)準(zhǔn)和SSTL25 Class I端接方式［6］。使用源端端接(Rs)消除高速信號(hào)的振鈴問題，終端端接(Ct)用來(lái)解決反射現(xiàn)象，從原理設(shè)計(jì)上保證了PCIe總線高速信傳輸過(guò)程中的信號(hào)完整性。

去除信號(hào)本身的振鈴和反射，信號(hào)線的特性阻抗也是影響信號(hào)質(zhì)量的主要因素，因此，PCIe總線布線端信號(hào)線的線寬和PCB的疊層也是PCIe總線設(shè)計(jì)的關(guān)鍵。通過(guò)后仿真完成信號(hào)走線的阻抗設(shè)計(jì)，使用Cadence軟件對(duì)PCIe總線建模仿真的結(jié)果圖如圖4所示。

圖4 PCIe總線建模仿真的結(jié)果

由圖4可以看出，信號(hào)接收端在第1個(gè)波形并未進(jìn)入穩(wěn)定狀態(tài)(與穩(wěn)定狀態(tài)有約100 mV的壓差)，在第2個(gè)波形才進(jìn)入穩(wěn)定狀態(tài)，并且信號(hào)驅(qū)動(dòng)端有明顯的過(guò)沖現(xiàn)象。從電壓幅值可以看出，數(shù)據(jù)信號(hào)線有一定抗噪聲能力，而此時(shí)的驅(qū)動(dòng)端的過(guò)沖也在可以接受的范圍之內(nèi)。通過(guò)調(diào)整走線的線寬和PCB板的疊層并觀察仿真結(jié)果，最終獲得最終最佳的走線和疊層設(shè)計(jì)。當(dāng)數(shù)據(jù)信號(hào)線的特性阻抗為75 Ω時(shí)，可以達(dá)到最好的仿真信號(hào)質(zhì)量［7］。該仿真結(jié)論也驗(yàn)證了業(yè)界PCIe總線板級(jí)布線設(shè)計(jì)指南中對(duì)數(shù)據(jù)信號(hào)特性阻抗要求為75 Ω的結(jié)論。

3．2 模擬ATX電源模式降低功耗

供給給處理器的電源模式分為AT模式和ATX模式，其中 AT模式之提供給電源12 V，5 V，弱3．3 V，電源的供給不受主板控制，電源開關(guān)打開后直接供電，并且持續(xù)進(jìn)行供電。ATX模式則是除了供給電源12 V、5 V、3．3 V 外，還提供一 STANDBY 5 V。通過(guò)處理器對(duì)電源的控制完成對(duì)電源供給開關(guān)的控制，當(dāng)ATX模式的開關(guān)發(fā)送給處理器一個(gè)POWER_ON信號(hào)，開始預(yù)提供電壓輸出，處理器通過(guò)檢測(cè)預(yù)提供的電壓，根據(jù)本身復(fù)位初始化的完成反饋給電源模塊PS_ON信號(hào)，ATX模式電源正常輸出后，給處理器提供一個(gè)POWER_OK信號(hào)，處理器由電源檢測(cè)進(jìn)行正常工作電源模式。

處理器可以在ATX模式下進(jìn)入休眠模式，電源12 V和5 V等電壓只提供微弱得電流［8］，處理器的功耗降低到最低，通過(guò)對(duì) ATX模式的弱3．3 V、STANDBY 5 V的電流的控制，可以從網(wǎng)口、USB口和鼠標(biāo)鍵盤口等使處理器從休眠模式中恢復(fù)。

使用AT模式電源，不能對(duì)處理器的加電時(shí)序進(jìn)行有效控制，導(dǎo)致處理器電源一直處于正常工作狀態(tài)，處理器不能進(jìn)入休眠模式，所以功耗會(huì)一直比較大。為了解決這個(gè)問題，根據(jù)ATX模式的工作模式。

4 性能測(cè)試

處理器加電后系統(tǒng)正常啟動(dòng)，外圍接口正常工作，處理器中PCIe總線的傳輸速率通過(guò)編寫應(yīng)用程序測(cè)試，處理器將N字節(jié)數(shù)據(jù)通過(guò)PCIe總線DMA方式I/O方式傳輸給FPGA芯片，并在開始發(fā)送數(shù)據(jù)的同時(shí)計(jì)錄時(shí)間T1，F(xiàn)PGA芯片完成數(shù)據(jù)的接收后返回給處理器傳輸完成的標(biāo)志和接收的數(shù)據(jù)，處理器收到完成標(biāo)志后計(jì)錄時(shí)間T2，回讀從FPGA芯片傳輸來(lái)的數(shù)據(jù)，校驗(yàn)數(shù)據(jù)，保證傳輸?shù)恼_性。PCIe總線傳輸速率=N/(T2－T1)，可以計(jì)算出實(shí)際總線的傳輸速率［9］。

使用P=UI測(cè)試功耗，通過(guò)改變處理器工作的模式分別測(cè)試處理器正常工作和休眠時(shí)兩種模式，測(cè)試供給電壓端的功耗。

其性能測(cè)試如下所示:

·CPU型號(hào):ATOM系列;

·主頻:1．66 GHz;

·內(nèi)存:DDR2 1 GB;

·板上硬盤:4 GB;

·硬盤:500 GB;

·支持PCIe1x:2．5 Gb/s;

·PCIe總線傳輸速率:DMA方式1．94 Gb/s;I/O方式0．5 Gb/s;

·功耗:正常工作25．5 W;休眠模式15．3 W;

·USB口:4路2．0標(biāo)準(zhǔn);

·顯示器:2路LVDS接口，顯示正常;

·網(wǎng)口:1 000 Mb/s，正常工作;

·FPGA芯片與COM EPRESS模塊通信:正常通信;

·鼠標(biāo)鍵盤:正常工作。

5 性能測(cè)試結(jié)果分析

COM EXPRESS模塊處理器能夠正常啟動(dòng)、正常驅(qū)動(dòng)顯示電路、驅(qū)動(dòng)外圍接口、正常啟動(dòng)操作系統(tǒng)、完成通用處理器的功能，并能夠通過(guò)PCIe總線與FPGA進(jìn)行通信，完成協(xié)處理器的功能，滿足處理器的要求。使用標(biāo)準(zhǔn)的COM EXPRESS接口通過(guò)PCIe總線擴(kuò)展了FPGA協(xié)處理器的功能，能夠靈活的設(shè)計(jì)集成處理器與其他功能模塊，形成新功能的處理器。

解決了高速總線與集成度的問題，通過(guò)PCIe總線的傳輸速率驗(yàn)證了PCB設(shè)計(jì)的正確性。根據(jù)PCIe的總線8b/10b轉(zhuǎn)換效率，1x 2．5 Gb/s PCIe總線實(shí)際傳輸?shù)睦碚撝禐?2．5 Gb/s×0．8=2．0 Gb/s。由于處理器系統(tǒng)架構(gòu)帶來(lái)的非實(shí)時(shí)性影響［10］，PCIe總線速率與理論速率相近。通過(guò)PCB硬件高速總線設(shè)計(jì)方法和后仿真的方法成功的解決了高速總線與集成度的問題，實(shí)現(xiàn)了硬件的集成，保證了數(shù)據(jù)的傳輸質(zhì)量［11］。

根據(jù)測(cè)試結(jié)果證明，設(shè)計(jì)解決了處理器AT電源模式功耗大的問題，正常工作模式和休眠模式的功耗相差10 W，處理器在非頻繁工作時(shí)節(jié)約大量的功率開銷。

6 結(jié)束語(yǔ)

基于ADLINK公司的COM EXPRESS模塊NANOX-ML-1024/4G為硬件核心，使用FPGA芯片完成了COM EXPRESS模塊化處理器的實(shí)現(xiàn)，解決了具有協(xié)處理功能的處理器的需求。由于COM EPRESS接口的標(biāo)準(zhǔn)化，該處理器在通用性、可升級(jí)型上具有非常大的優(yōu)勢(shì)。同時(shí)也驗(yàn)證了COM EXPRESS模塊化處理器在設(shè)計(jì)上靈活自主的設(shè)計(jì)理念，將處理器的設(shè)計(jì)從單一化向多元模塊化發(fā)展，能夠適應(yīng)不同層次對(duì)處理器功能的不同需求，為設(shè)計(jì)具有新功能的處理器提供了優(yōu)良的解決途徑。

［1］ FERREIRA J C，SILVA M L．Generation of Hardware Modules for Run-time Reconfigurable Hybrid CPU/FPGA Systems［J］．Computers ＆ Digital Techniques，IET，2007(9):461－471．

［2］ CHANGB．探索 ETXexpress以兼容 COMexpress［J］．世界電子元器件，2006(11)85－85．

［3］ 廣州致遠(yuǎn)電子股份有限公司．嵌入式計(jì)算機(jī)模塊(COM Express)設(shè)計(jì)［J］．電子產(chǎn)品世界，2012，(11):15．

［4］ EDN．可擴(kuò)展多核嵌入式處理器優(yōu)勢(shì)凸現(xiàn)［J］．電子設(shè)計(jì)技術(shù)，2007(5):18－18．

［5］ 叢秋波．可擴(kuò)展處理平臺(tái)為嵌入式系統(tǒng)提供卓越性能［J］．電子設(shè)計(jì)技術(shù)，2010(7):16 －17．

［6］ 程保煒，劉文珂．嵌入式系統(tǒng)及其開發(fā)應(yīng)用概述［J］．長(zhǎng)江大學(xué)學(xué)報(bào)(自然科學(xué)版)，2004(4):77－80．

［7］ 姚錫忠．嵌入式系統(tǒng)及其發(fā)展趨勢(shì)的分析與研究［J］．科技信息，2009(31):36－40．

［8］ 沈 蘭．淺論嵌入式系統(tǒng)及其發(fā)展［J］．科技資訊，2008(22):247－248．

［9］ 劉春曉，王 黎．抑制PCB對(duì)直流電源噪聲干擾的濾波器設(shè)計(jì)［J］．無(wú)線電工程，2011，41(4):59 －61．

［10］錢建波，于正永．基于嵌入式技術(shù)的自助系統(tǒng)研發(fā)［J］．無(wú)線電工程，2011，41(11):7 －9．

［11］文 豪．CRN中一種優(yōu)化的數(shù)據(jù)傳輸方案［J］．無(wú)線電通信技術(shù)，2012，38(5):43－46．