壓縮編碼技術在IPCore測試中的應用

摘 要：文章主要是針對測試向量壓縮與解壓縮要求學習報告，對不同編碼方式（游程、哈夫曼以及Golomb）、壓縮比率與解碼器自身構造的復雜性進行深入的分析研究，并在此基礎上提出一些建設性建議，以供參考。

關鍵詞：壓縮編碼技術；IP Core測試；應用；研究

1 集成電路壓縮測試

從集成電路實際運行情況來看，測試成為其中一個不可或缺的重要環(huán)節(jié)，尤其是近年來隨著集成電路自身的規(guī)模不斷增大，測試工作也變得更加的復雜化，同時測試費在半導體產(chǎn)品生產(chǎn)成本中的占比也在不斷的增加。通常情況下，片上系統(tǒng)，比如SOC，它所采用的是復用IP核設計技術，這樣就可以在很大程度上提高芯片產(chǎn)品的生產(chǎn)效率、有效縮短其開發(fā)周期。同時我們還要看到由此而帶來的各種問題，比如SOC自身的集成度在不斷的提升，這將會造成測試數(shù)據(jù)量急劇增加，加快芯片時鐘的頻率，同時也給傳統(tǒng)意義上的自動測試設備，如ATE存儲器等，帶來了巨大的挑戰(zhàn)。實踐中可以看到，每一個Core商所提供的數(shù)據(jù)，通常都非常的大，這主要是為了達到一定的錯誤覆蓋率；每個SOC上都集成了IP Core，而且其數(shù)量在不斷的增加，這使得單一的SOC測試所用向量數(shù)，大大超過了設備允許值，同時也給以設備自身為基礎的相關測試方法造成了非常大的壓力與挑戰(zhàn)。

第一，測試設備自身的存儲容量非常的有限，而且增長速度也很難真正地跟上廠商所提供的測試數(shù)據(jù)增長量。針對這一現(xiàn)象，實踐中可對測試向量進行裁刪，這樣雖然可以有效節(jié)省空間量，但同樣會對測試覆蓋率產(chǎn)生影響。……