基于IEEE Std1500標準的互連檢測構架設計

孫 元，顏學龍，李 鵬

(桂林電子科技大學電子工程與自動化學院，廣西桂林541004)

在當今主流工藝條件下，互連線的耦合電容已經占據總電容的60%～70%，隨著半導體工藝的繼續進步，互連線耦合電容與其總電容的比值將不斷增大，因此由耦合電容噪聲導致的信號完整性問題成為IC設計的主要挑戰之一［1］。SoC芯片在深亞微米工藝和GHz工作頻率下工作時所產生的互容和互感，使得連接IP核的系統總線常常發生相互干擾，產生串擾故障［2］。針對串擾故障，國內外一些學者已經提出了許多故障激勵檢測模型，如MAF模型［3］、MT 模型［4］、HT 模型［5］。

為了解決SoC測試面臨的挑戰，IEEE組織制定了 IP 核測試標準—IEEE Std 1500［6-7］，旨在標準化IP核測試接口，使得IP核的測試變得方便高效。IEEE Std 1500標準定義的硬件結構是環繞在IP核周圍的一個標準的可配置的芯核外殼(Wrapper)。Wrapper與周圍環境隔離，使得內核既可以做為單獨實體檢測，也可以進行內核與內核之間的互連測試。

本文通過對MT故障模型的冗余分析，將測試矢量分為兩類進行精簡，選取種子產生改進型MT模型。并對MT模型和改進型模型的測試矢量數、種子數、施加的時鐘數進行計算和比較。在IEEE Std 1500標準下，對可擴展的IP核測試殼各部分進行設計，使測試殼在不同的測試指令下，產生全部的測試矢量集。軟件仿真得到的波形結果驗證設計的可行性。

1 MT模型及冗余分析

1.1 MT模型

Mohmmad H提出的多重跳度MT(Multiple Transition)故障模型，它同時考慮了交叉耦合電容和電感對互連線的影響，可以確保潛在的信號完整性故障被全部檢測出來。MT模型針對的串擾故障主要有4類，即正向尖峰脈沖、負向尖峰脈沖、正跳變延時、負跳變延時。MT模型對測試矢量集的定義為:施加在攻擊線上的測試矢量對必須同時發生翻轉，而施加在受害線上的激勵可以保持靜態或翻轉。假設互連系統中同一時刻只有一個受害線(簡寫為V線)，其他的互連線均為攻擊線(簡寫為A線)。三線系統中，中間線為V線其余為A線的MT模型測試矢量集如表1所示。

表1 MT模型測試矢量集

MT模型具有100%故障覆蓋率。n線系統所需要的種子數為n×2n-1，矢量數為n×2n+1，采用PGBSC(改進的邊界掃描單元)產生測試矢量時施加的時鐘(update)數為:5n×2n-1。

1.2 冗余分析

MT模型在提供了100%故障覆蓋率的同時也存在大量的測試矢量冗余。在MT模型中，存在許多測試矢量對(V1，V2)，它的向量V2和其他測試矢量對的向量V1相同，可以將這兩組測試矢量對合并，生成包含3個矢量的矢量組，它可以連續激勵串擾缺陷兩次，同時某些矢量對可以同時激活多根受害線上的串擾缺陷，但是在原始的故障檢測模型中，這些測試矢量對被多次重復的應用［8］。測試矢量冗余情況可以根據兩方面進行分析:

(1)不同受害線的時延故障測試矢量冗余:由于MT模型的時延故障測試矢量產生機理是受害線和攻擊線同時發生跳變，但并沒有對正向跳變還是負向跳變進行要求。因此相同的時延故障測試矢量可以同時激勵不同受害線的時延故障。例如表1中測試上升時延故障的測試矢量對P(000，111)，不僅是中間線為受害線的時延故障測試激勵，同時可以測試第1根線和第2根線為受害線時的時延故障。

(2)中間向量相同的測試矢量冗余:如表1中測試尖峰故障的測試矢量對 P1(000，101)和P2(101，000)，測試矢量對P1的向量V2和測試矢量對P2的矢量V1相同，存在向量冗余。可以將雙矢量的向量組P1、P2變成3向量的1個矢量組P(000，101，000)或 P(101，000，101);測試時延故障時，測試矢量對 Q1(000，111)和 Q2(111，000)，中間測試矢量相同，可以精簡為3矢量的測試矢量組Q(000，111，000)或 Q(111，000，111)。

2 改進型MT模型

改進型MT模型在時延故障和尖峰故障兩方面對傳統MT模型進行精簡。通過對不同的故障模型種子的選拔，最終得到了改進模型的測試矢量集。本節提出了N線系統的具體改進方法、模型的參數計算及比較。

2.1 N線系統

改進1 針對時延故障的矢量冗余精簡。時延故障測試矢量集的產生機理是受害線與攻擊線同時發生翻轉。根據產生機理，當測試時延故障時，所有傳輸線均可視為受害線。為此，可將所有傳輸線同時翻轉的測試矢量集，做為所有受害線的時延故障測試矢量集。而具有相同矢量的測試矢量組可以精簡為1個3矢量的矢量組。種子的選擇與矢量變化如下:

(1)找到所有傳輸線可能的跳變情況。

(2)總有2個測試矢量，它們的所有信號跳變相反，從中選擇1個作為測試時延故障的種子。例如3線系統的001與110，選擇其中的1個001或100。

(3)所有的種子跳變2次得到全部的測試矢量組。

改進2 針對尖峰故障—尖峰故障的測試矢量集的產生機理是受害線保持不變，攻擊線同時翻轉。根據第2類矢量冗余分析，將2個具有相同矢量的矢量對精簡為1個3矢量的尖峰測試矢量組。種子的選擇與矢量變化如下:

(1)選定要檢測的對象為第i根受害線。受害線保持不變，其余傳輸線作為攻擊線。

(2)受害線相同，攻擊線信號正好相反的2個測試矢量只選擇1個。

(3)受害線與攻擊線的信號都相反的2個測試矢量只選擇1個。

(4)通過(2)、(3)的篩選，得到測試尖峰故障的種子。種子的受害線每跳變1次，攻擊線跳變3次，1個種子共得到6個測試矢量。例如3線系統種子000的變化:000→101→000→111→010→111。

2.2 改進型MT模型N線系統的參數計算:

由上節的篩選方法得到種子數C:

式中:Cp表示改進1的種子數，Cq表示改進2的種子數。

根據改進1和改進2不同的矢量變化情況，所需要的測試矢量數S和施加的update數U計算公式如下:

式中:Sp表示改進1的測試矢量數，Sq表示改進2的測試矢量數，Up表示改進1的update數，Uq表示改進2的update數。由此可見，改進型MT模型所需要的矢量個數明顯小于傳統MT模型。當n＞2時，MT精簡模型種子數小于傳統MT模型。當n＞1時，MT精簡模型施加的update數小于傳統MT模型。

3 IEEE Std 1500外殼構架設計

IEEE Std 1500協議針對IP核的測試與訪問定義了一種獨立的、標準化的、可升級的可測試性架構［9］，是環繞著IP核特殊的“殼”。它主要由6部分組成:串行訪問接口WSI/WSO、并行訪問接口WPI/WPO、旁路寄存器(WBY)、邊界寄存器(WBR)、指令寄存器(WIR)、測試殼控制端口(WIP)。

本文采用自行設計的帶進位的二級加法器作為IP核為例，按照IEEE Std 1500標準設計的測試殼的結構如圖1。各部分的設計如下。

圖1 測試殼結構

3.1 測試殼邊界寄存單元WBC

測試殼邊界單元WBC是WBR的基本組成單元，能實現測試激勵的施加和測試響應的捕獲，從而實現對IP核的可控制性和可觀察性［6，10］。WBC數據端口包括:測試輸入(CTI)，測試輸出(CTO)，功能輸入(CFI)，功能輸出(CFO)。WBC基本操作功能及數據路徑:正常功能操作(CFI-CFO)，掃描測試時掃描移入操作(CTI-CTO)，掃描測試模式下將掃描數據施加到功能端口(CTI-CFO)，掃描測試模式下捕獲測試響應進入測試環單元(CFI-CTO)［11］。本文基于這一思想，對BSC單元進行設計，作為改進型MT模型測試矢量的硬件實現。設計的測試環單元具體結構如圖2所示。

圖2 改進WBC單元原理圖

為了符合改進型MT模型測試矢量的生成要求，WBC單元在IEEE Std 1500的基礎上4方面進行改進:

(1)使用di選擇信號，用于對時延故障和尖峰故障兩種故障測試方式進行選擇;

(2)設置si端口對輸入信號進行選通或者翻轉;

(3)當進行尖峰故障檢測時，在xi端輸入受害線選擇信號;

(4)采用四分頻器確保測試尖峰故障時受害線每翻轉一次，攻擊線翻轉三次。

測試模式如表2所示。

表2 測試模式

3.2 指令寄存器

指令寄存器由3部分構成:移位寄存器、更新寄存器、指令譯碼邏輯。本文的指令編碼有4位，控制信號有12個。控制信號從低位到高位分別為:m1～m12。

Wrapper的整個操作是都由WIP的控制信號以及載入到WIR的指令控制的。針對串擾故障的串行測試和并行測試，設計了5個WIR指令編碼，具體如表3所示。

表3 WIR指令碼及控制信號

4 仿真結果

本文采用Verilog HDL語言描述測試殼各部分，并連接成測試殼。通過Quartus ii軟件進行仿真。3線系統的改進型MT模型采用尖峰故障和時延故障兩部分生成。時延故障通過施加種子000、001、010、100產生全部的時延故障測試矢量;尖峰故障通過施加種子000、001，產生中間線為受害線時全部的尖峰故障測試矢量。

圖3和圖4表示在指令為串行互連外測試時，qo端生成改進型MT模型的測試矢量。其中圖3的測試矢量是在第13個時鐘開始產生。

圖3 串行外測試的時延故障測試

圖4 串行外測試的尖峰故障測試

圖5和圖6表示在指令為并行互連外測試時的改進型MT模型測試矢量生成。

圖5 并行外測試的時延故障測試

本文改進的MT模型與傳統MT模型在不同總線系統所需測試矢量數的比較如表4所示。從表4可以看出:本文改進的MT模型在故障覆蓋率為100%的前提下，測試速率提高，施加的測試矢量減少。而且隨著N線系統的復雜性增加，精簡的效果越明顯。

圖6 并行外測試的尖峰故障測試

表4 改進型MT模型與傳統MT模型的比較

5 結論

本文首先在原有的MT模型基礎上提出了改進型MT模型，減少了MT模型的矢量冗余，降低了測試成本，體現了改進型MT模型的高效性。然后對IEEE Std 1500協議標準定義的測試殼進行設計，實現了改進型模型對SoC的IP核互連線的串行測試和并行測試，體現了改進型模型的實用性，為集成芯片的測試問題的發展提供了一定的理論基礎和技術支持。

［1］張富彬，H O Ching-yen，彭思龍.靜態串擾噪聲識別算［J］.電子器件，2006.

［2］Narender，Hanchateand，Nagarajan，et al.Simultaneous Interconnect Delay and Crosstalk Noise Optimization through Gate Sizing Using Game Theory［J］.IEEE Transactions，2006，55:1011-1023.

［3］Cuviello M，Dey S，Bai X，et al.Fault Modeling and Simulation for Crosstalk in System-on-Chip Interconnects［J］.Proceedings of the IEEE/ACM International Conference on Computer-Aided Design，1999:297-303.

［4］Mohammad H T，Nisar Ahmed，Mehrdad Nourani.Testing SoC Interconnects for Signal Integrity Using Extended JTAG Architecture［J］.IEEE Trans CAD of IC and Syst，2004，23(5):800-811.

［5］張金林，沈緒榜，陳朝陽.SoC中IP核間互聯總線完整性故障測試模型［J］.電子科技大學學報，2007.

［6］IEEE Std 1500.IEEE Standard Testability Method for Embedded Core Based Integrated Circuits［S］.2005.

［7］Institute of Electrical and Electronic Engineers:IEEE Standard Testability Method for Embedded Core-Based Integrated Circuits［C］//IEEE Std.1500-2005，2005:1-127.

［8］張穎，李華偉，李曉維.SoC總線串擾的精簡MT測試集［J］.計算機輔助設計與圖形學報，2008.

［9］楊鵬.嵌入式芯核測試標準IEEE Std 1500綜述［J］.測控技術，2006.

［10］李廣進，陳圣儉，牛金濤，等.數字IP核的IEEE Std 1500外殼構架設計研究［J］.微電子學與計算機，2012.

［11］談恩民，馬江波，秦昌明.SoC的存儲器Wrapper設計及故障測試［J］.微電子學與計算機，2011.