基于FPGA 的FBG 光纖光柵解調系統

何彥璋，隋廣慧，常歡，申雅峰，張磊

(中航工業北京長城計量測試技術研究所，北京100095)

0 引言

光纖光柵的反射或透射譜的中心波長受應變、溫度等因素的影響而發生變化，波長的變化量同應變和溫度等因素具有確定的關系，因此波長解調是光纖光柵傳感系統的核心技術之一。根據基本原理的差異，解調技術可以分為濾波器法、衍射光柵分光、干涉法及掃描光源法等，其中衍射光柵分光法利用光柵的分光特性，將不同波長的光束在空間展開后通過光電探測器進行檢測，該方法可以達到1 pm 的波長分辨力，同時具有較高的環境適應性，在航空、航天、建筑等領域具有重要的應用前景［1－3］。

本文介紹了基于FPGA 的FBG 光纖光柵傳感系統，運用FPGA 芯片控制InGaAs 探測器曝光、數據傳輸以及AD9826 模數轉換芯片工作，通過網口將轉換數據發送至上位機，最后依靠上位機軟件實現高斯擬合算法，對采集數據進行處理獲得解調結果。

1 FBG 傳感解調系統工作原理

基于FPGA 的FBG 傳感解調系統如圖1 所示，寬帶光源發出的光經過隔離器，進入環形器，環形器一端接光纖光柵，反射信號由環形器的另一端輸出，經過準直透鏡進入裝置，由雙光柵衍射分光，非球面反射鏡成像在InGaAs 線陣探測器上。探測器將光信號轉換為模擬電信號，模擬電信號通過AD9826 轉換為便于FPGA 處理的數字信號，經過FPGA 處理后，信號通過以太網發送至上位機進行高斯擬合，最終得到解調結果。整個解調系統分為硬件系統和軟件系統兩大組成部分。

圖1 基于FPGA 的FBG 傳感解調系統原理

2 硬件系統設計

FBG 光纖光柵解調系統硬件部分:通過探測器將傳感器發出的光信號轉化為模擬電信號，然后通過AD9826 進行模數轉換，最后FPGA 將數字信號通過以太網口進行發送至上位機。圖2 為硬件系統構成示意圖。FPGA 芯片為Stratix II 系列的EP2S60F1020C4。芯片為Stratix 系列的中檔器件采用BGA 的封裝形式，包含48352 個ALUTs、1024 個管腳、2.5 Mbit 的片上RAM 以及36 個DSP 模塊。FPGA 控制整個系統工作，輸出探測器控制信號CLK，RESET 信號，控制探測器按所需頻率曝光;對AD9826 芯片進行初始化，然后輸出AD9826 工作時鐘信號，并接收轉化后的數字信號并通過網口向上位機進行傳輸。圖3 為FPGA 控制流程圖。

圖2 硬件系統構成

圖3 FPGA 控制流程圖

2.1 探測器驅動設計

根據系統設計要求，選用的探測器型號為濱松G11620 －512DA。其像元數為512，尺寸為32 mm ×15 mm×3 mm。探測器為單通道數據輸出，工作最高時鐘頻率為1 MHz，輸出模擬信號范圍為1.2 ～2.4 V。CLK為時鐘信號，頻率為1 MHz，驅動探測器工作。

FPGA 根據探測器工作情況要求，輸出相應的驅動信號，其中RESET 為探測器曝光使能信號，當在CLK下降沿時檢測到RESET 為高電平時，探測器開始進行曝光積分;當在CLK 下降沿時檢測到RESET 為低電平時，結束探測器曝光積分，在9 個時鐘周期后將像元數據進行串行輸出。FPGA 控制信號時序如圖4 所示。

圖4 FPGA 控制信號時序

2.2 AD9826 控制設計

FBG 光纖光柵傳感器所輸出的光信號通過InGaAs探測器轉換為模擬電信號，模擬信號需要通過模數轉換芯片AD9826 進行模數轉化，將轉換后的數據通過FPGA 進行接收處理。選取的AD9826 模數轉化芯片，是一款三通道、雙工作方式的A/D 芯片，其轉換速率達到15MSPS，采用分時輸出高8 位和低8 位的方法來實現16 位數據的輸出。根據InGaAs 探測器模擬信號的輸出形式，選用一通道SHA 模式進行模數轉換。圖5 為AD9826 芯片一通道SHA 模式工作時序。

圖5 AD9826 一通道SHA 模式工作時序圖

運用FPGA 對AD9826 進行控制，在系統啟動前對芯片SCLK，SLOAD，SDATA 寄存器進行初始化，選定芯片工作方式。然后輸出CDSCLK2，ADCCLK 時鐘信號，其頻率均為1 MHz，相位相差90°。數字信號從AD9826 發出后，FPGA 采用串并轉化將分時到達的高8 位和低8 位數據進行組合，當數據累積到512 個時，即一次測量數據接收完畢，FPGA 將數據打包準備通過網口進行發送。

2.3 以太網口控制設計

解調系統的解調頻率可以達到1.9 kHz，每次測量的數據共計8192 bit，所以選擇百兆網口即可。在FPGA 中運用軟核NIOS，直接通過軟件搭建網口控制平臺。即運用NIOS 為FPGA 和網口協議芯片建立接口，數據從FPGA 進入網口協議芯片后，協議芯片根據TCP/IP 協議對數據進行打包后發送。

3 軟件系統設計

當FPGA 采集的數據通過網口發送至上位機后，軟件系統對數據進行處理，圖6 為上位機程序流程圖，首先對數據進行緩存，當數據個數達到512 即一次測量的數據量時，開始查找有效像元數據，最后依據高斯擬合算法對有效數據進行處理，得到解調結果。

圖6 上位機主程序流程圖

軟件系統設計的核心是采取合適的波長擬合算法，計算出反射光的中心波長。尋峰算法基于高斯曲線擬合，對于光纖Bragg 光柵的反射功率譜密度曲線，理論上其強度最大值位于中心波長處，并以中心波長為軸左右對稱，曲線可以用高斯函數近似表達為

式中:H0，x0，σ2為實數常數，H0＞0。對式(1)兩邊取對數得

式(2)可化為

采用最小二乘法計算系數a，b，c。式(3)的離差平方和

為了使S 取得最小值，對式(4)中的系數a，b，c 求偏導，得方程組

式中:yi為探測器像元能量的對數值;xi為對應的像元坐標值。

解方程組(5)求得系數a，b，c。最后由a，b 可求得波長值x0為

采用回歸分析獲得的反射譜高斯擬合曲線，由于采用最小二乘法，保證了離差平方和取得最小，因此外界干擾對擬合高斯曲線的參數影響較小，各參數值主要取決于整體采樣值［4］。所以運用曲線擬合求取FBG 反射譜的Bragg 波長值具有較高的準確性。

4 實驗結果

通過實驗對該系統的可行性進行驗證。試驗裝置如圖1 所示，接入的FBG 光纖光柵的中心波長值分別為1523.238，1528.596，1532.697，1538.45，1543.886 nm。

最終解調結果如圖7 所示，解調出波長值分別為1523.233，1528.592，1532.700，1538.455，1543.886 nm，滿足設計要求。

整個解調系統解調頻率達到1.9 kHz，輸出光譜形狀滿足高斯分布特點，同時在滿足耐奎斯特定理的前提下保證了波長解調的穩定性。通過實驗結果發現，光譜隨時間的波動較小，信噪比高，滿足高速、高穩定性的解調要求。

圖7 五個不同中心波長FBG 傳感器的反射光譜數據曲線

5 結論

本系統運用FPGA 以及上位機軟件完成了探測器驅動、探測器數據采集轉化、高斯擬合處理、數據網口傳輸，實現了FBG 光纖光柵解調。通過實驗驗證了本解調系統能夠實現1.9 kHz 高速解調，且解調精度能夠達到±5 pm，具有較高的實用價值。

［1］馮忠偉，張力，何彥璋，等. 基于衍射光柵的光纖光柵傳感器解調系統研究［J］. 計測技術，2011，31 (4):16－18.

［2］喬學光，丁鋒，賈振安，等. 一種基于ASE 光源的邊緣濾波解調技術的研究［J］. 光電子·激光，2009，20 (9):70 －73.

［3］Gao H，Yuan S，Bo L，et al. InGaAs Spectrometer and F －P Filter Combined FBG Sensing Multiplexing Technique ［J］. J.Lightwave Technol ，2008，26 (14):82 －85.

［4］吳付崗，張慶山，姜德生，等. 光纖光柵Bragg 波長的高斯曲線擬合求法［J］. 武漢理工大學學報，2007，29 (12):116 －118.