一種基于NIOSⅡ處理器的頻譜分析系統(tǒng)設(shè)計(jì)

(1.贛南師范學(xué)院科技學(xué)院，江西贛州341000;2.鄭州鐵路職業(yè)技術(shù)學(xué)院，鄭州450052)

(1.贛南師范學(xué)院科技學(xué)院，江西贛州341000;2.鄭州鐵路職業(yè)技術(shù)學(xué)院，鄭州450052)

介紹基于NIOSⅡ頻譜分析系統(tǒng)采用離散傅立葉變換(DFT)算法原理。該系統(tǒng)利用NiosⅡ軟核處理器，加上LCD、鍵盤、AD芯片、濾波器和簡(jiǎn)單的外圍電路，完成了信號(hào)的采集、處理和數(shù)字DFT，并把結(jié)果送到LCD顯示。測(cè)試結(jié)果表明，本頻譜分析系統(tǒng)能分析帶寬為0～5MHz的信號(hào)，分辨率達(dá)到1Hz。本系統(tǒng)具有性能穩(wěn)定、結(jié)構(gòu)簡(jiǎn)單、操作方便、可在線升級(jí)和成本低的優(yōu)點(diǎn)。

頻譜分析;DFT;NIOSⅡ;FPGA

頻譜分析是微電子測(cè)量領(lǐng)域中最重要的測(cè)量參數(shù)之一，目前市場(chǎng)上的頻譜分析系統(tǒng)多以硬件電路來(lái)實(shí)現(xiàn)，其內(nèi)部結(jié)構(gòu)復(fù)雜，而且是不可升級(jí)的封閉系統(tǒng)，而且價(jià)格昂貴［1］。本系統(tǒng)使用 Altera公司的NiosⅡ軟核處理器實(shí)現(xiàn)CPU，利用FPGA實(shí)現(xiàn)DFT，在FPGA上實(shí)現(xiàn)整個(gè)系統(tǒng)的構(gòu)建。關(guān)鍵的硬件模塊使用用Altera公司軟件QuartusⅡ完成設(shè)計(jì)。整個(gè)頻譜分析系統(tǒng)利用利用NiosⅡ軟核處理器通過(guò)Avalon總線進(jìn)行控制。

1 離散傅立葉變換(DFT)算法原理

設(shè)χr(t)為連續(xù)信號(hào)，最高頻率為fa，持續(xù)時(shí)間為T。通過(guò)對(duì)χr(t)以T為采樣間隔進(jìn)行采樣可以得到。如果采樣N后對(duì)Xr(jω)作零階就可以得到［2］:

對(duì)區(qū)間進(jìn)行采樣間隔為M采樣N點(diǎn)，此時(shí)采樣頻率fc=MN，把f=kM代入式(1)后，令，通過(guò)對(duì)連續(xù)信號(hào)采樣進(jìn)行DFT并且乘上T的近似方法得到頻譜特性:

信號(hào)的頻譜可以表示為:

采樣速度f(wàn)c滿足fc＞2fa時(shí)可以避免DFT運(yùn)算時(shí)發(fā)生頻率混疊現(xiàn)象。增加記錄時(shí)間和采樣點(diǎn)數(shù)可以提高譜的分辨率，同時(shí)譜分析的范圍不會(huì)減少。提高分辨率的條件是滿足時(shí)域采樣定理，采樣頻率fc最好是最高頻率fa的3倍～5倍［3］。

2 系統(tǒng)硬件設(shè)計(jì)

2.1 系統(tǒng)整體硬件設(shè)計(jì)

系統(tǒng)是基于NIOSⅡ系統(tǒng)實(shí)現(xiàn)的。整機(jī)設(shè)計(jì)方案如圖1所示，包括:預(yù)處理電路、AD電路、在FPGA上實(shí)現(xiàn)的NIOSⅡ系統(tǒng)和DFT處理模塊、SDRAM芯片、TFT-LCD。其中NIOSⅡ系統(tǒng)是核心，與液晶顯示模塊、鍵盤和D/A轉(zhuǎn)換器等外圍部件構(gòu)成了一個(gè)完整的主控系統(tǒng)。

圖1 NIOSⅡ系統(tǒng)整體方框圖

2.2 NIOSⅡ系統(tǒng)制定

設(shè)計(jì)里采用具有低靜態(tài)和動(dòng)態(tài)功耗低優(yōu)點(diǎn)的Altera公司的cycloneⅡ型號(hào)FPGA芯片。在QuartusⅡ平臺(tái)上完NIOSⅡ的制定。

需要定制的內(nèi)容包括一個(gè)NiosⅡ嵌入式處理器、一個(gè)JTAG UART、Avalon總線、SDRAM、UART(RS-232)、I/O口、System ID［4］。完成定制后NiosⅡ系統(tǒng)的模塊信息列表如圖2所示。

圖2 NiosⅡ系統(tǒng)模塊信息列表

2.3 DFT模塊設(shè)計(jì)

DFT模塊的主要功能不但要進(jìn)行DFT轉(zhuǎn)換，還要控制采樣速率、保持波形和數(shù)據(jù)存儲(chǔ)。內(nèi)部主要包括乘累加器、平方器、加法器和開方器4部分。首先經(jīng)過(guò)乘累加器(MULT_ADD)計(jì)算x(n)× sin和x(n)cos，計(jì)算結(jié)果通過(guò)平方器(MUL)和加法器(ADD)可以的到|X(k)|2，然后再使用開方器開方就能得到相應(yīng)的|X(k)|，從而實(shí)現(xiàn)DFT變換［5］。在 FPGA內(nèi)部建 16 bit雙口RAM用來(lái)存儲(chǔ)數(shù)據(jù)(數(shù)據(jù)位由8 bit增加到16 bit)。這樣使刷新數(shù)據(jù)和顯示讀出數(shù)據(jù)能實(shí)現(xiàn)了同時(shí)進(jìn)行，所以不會(huì)產(chǎn)生邏輯沖突。其DFT模塊連接圖如圖3所示。

2.4 語(yǔ)音信號(hào)與處理電路

語(yǔ)音信號(hào)與處理電路圖4所示，前置放大器由INA163實(shí)現(xiàn)，通過(guò)調(diào)節(jié)R g改變放大倍數(shù)，采用固定增益的超低電壓、TPA6102實(shí)現(xiàn)語(yǔ)音信號(hào)的二級(jí)放大。使用電阻分壓實(shí)現(xiàn)預(yù)處理信號(hào)的幅度調(diào)整［6］。

2.5 AD設(shè)計(jì)

選用高速A/D轉(zhuǎn)換器ADS2807做為A/D轉(zhuǎn)換器，這種A/D轉(zhuǎn)換器的最高采樣時(shí)鐘為50Msample/s。高速運(yùn)放AD811可以提供適當(dāng)?shù)妮斎胄盘?hào)增益，用來(lái)匹配輸入電壓的范圍［7］。A/D轉(zhuǎn)換器硬件電路如下圖5所示。

圖3 DFT模塊

圖4 語(yǔ)音信號(hào)預(yù)處理電路

圖5 AD轉(zhuǎn)換電路

3 系統(tǒng)軟件設(shè)計(jì)

系統(tǒng)軟件流程框圖如下面圖6所示，軟件系統(tǒng)實(shí)現(xiàn)的主要功能有:液晶顯示驅(qū)動(dòng)和對(duì)鍵盤進(jìn)行掃描與信號(hào)預(yù)處理以及DFT數(shù)據(jù)處理，其中DFT計(jì)算和數(shù)據(jù)處理是核心功能。

圖6 系統(tǒng)軟件流程框圖

系統(tǒng)軟件部分運(yùn)用Verilog HDL與C語(yǔ)言相結(jié)合的方式編寫，最終在SOPC Builder和QuartusⅡ環(huán)境下完成定制［8］。

點(diǎn)擊開始后系統(tǒng)進(jìn)行初始化，軟件檢測(cè)聲音信號(hào)，系統(tǒng)按照預(yù)先設(shè)定采樣速率進(jìn)行數(shù)據(jù)采集，然后啟動(dòng)A/D，存數(shù)據(jù)進(jìn)FIFO，系統(tǒng)通過(guò)總線把數(shù)據(jù)傳輸?shù)紻FT模塊進(jìn)行數(shù)據(jù)處理與計(jì)算。最后將結(jié)果輸送到LED顯示［9］。

4 測(cè)試結(jié)果和結(jié)論

4.1 測(cè)試結(jié)果

通過(guò)給頻譜分析系統(tǒng)輸入一個(gè)峰-峰值為2 V、頻率為100 Hz的方波信號(hào)來(lái)驗(yàn)證本系統(tǒng)的正確性，具體的顯示結(jié)果如圖7所示。

圖7 測(cè)試結(jié)果

顯示的結(jié)果表明頻譜只有奇次諧波，并且基波、三次諧波、五次諧波和七次諧波的幅值和方波理論頻譜基本吻合，也就是幅值滿足1、1/3、1/5、1/7的理論數(shù)值［10］。測(cè)量值和理論值的對(duì)比結(jié)果如表1所示。

表1 幅度測(cè)量值與理論值比較

本頻譜分析系統(tǒng)顯示的頻譜圖正確，幅度測(cè)試的誤差較小，能夠完成信號(hào)頻譜的測(cè)量，達(dá)到了預(yù)期設(shè)計(jì)的要求。

4.2 結(jié)論

本系統(tǒng)利用NiosⅡ軟核設(shè)計(jì)CPU控制系統(tǒng)，數(shù)字DFT的算法是在FPGA內(nèi)部完成。這樣不但能夠?qū)崟r(shí)進(jìn)行信號(hào)處理，而且節(jié)省了硬件資源;可以根據(jù)實(shí)際的需要對(duì)模塊進(jìn)行替換升級(jí)，可以應(yīng)用在不同的領(lǐng)域;系統(tǒng)實(shí)現(xiàn)了片上設(shè)計(jì)，降低了系統(tǒng)成本。系統(tǒng)運(yùn)行穩(wěn)定，具有很好的應(yīng)用前景。

［1］劉祖深.頻譜分析儀全數(shù)字中頻設(shè)計(jì)研究與實(shí)現(xiàn)［J］.電子測(cè)量與儀器學(xué)報(bào)，2009，23(2):39-45.

［2］陳小橋，胥鳴，葛文麗.基于FPGA的數(shù)字頻譜分析儀的設(shè)計(jì)與研究［J］.武漢大學(xué)學(xué)報(bào)(工學(xué)版)，2010，43(2):269-272.

［3］宋澤琳，鄭恩讓，馬令坤.基于NiosⅡ處理器的液晶顯示接口及驅(qū)動(dòng)程序設(shè)計(jì)［J］.液晶與顯示，2011，26(2):205-209.

［4］趙擎天，尉廣軍，姚義.基于SOPC的多路并行同步數(shù)字信號(hào)采集系統(tǒng)設(shè)計(jì)［J］.軍械工程學(xué)院學(xué)報(bào)，2010，32(7):96-99.

［5］傅中君，周根元，陳鑒富.基于準(zhǔn)同步DFT的非整數(shù)諧波分析算法［J］.儀器儀表學(xué)報(bào)，2012，33(1):235-240.

［6］黃翔東，王兆華.全相位FFT相位測(cè)量法的抗噪性能［J］.數(shù)據(jù)采集與處理，2011，26(3):286-291.

［7］周文委，王涌.一種DDS信號(hào)發(fā)生方法與頻譜研究［J］.電子器件，2009，32(6):620-622.

［8］任全會(huì)，黃根嶺.基于SOPC全相位FFT相位差測(cè)量系統(tǒng)研究與實(shí)現(xiàn)［J］.電測(cè)與儀表，2012，49(11):30-34.

［9］章堅(jiān)武，趙琪，鄒婧媛.避免干擾的低能耗無(wú)線傳感器網(wǎng)絡(luò)動(dòng)態(tài)頻譜分配算法［J］.傳感技術(shù)學(xué)報(bào)，2009，22(10):1481-1485.

［10］袁慧梅.非正弦無(wú)功功率計(jì)算的FPGA設(shè)計(jì)與實(shí)現(xiàn)［J］.電測(cè)與儀表，2012，49(1):90-93.

一種基于NIOSⅡ處理器的頻譜分析系統(tǒng)設(shè)計(jì)

黃成華1*，付 濤2

Design of Spectrum Analyzer System Based on NIOSⅡProcessor

HUANG Chenghua1*，F(xiàn)u Tao2
(1.College of Science and Technology，Gannan Normal University，Ganzhou Jiangxi341000，China; 2.Zhengzhou Railway Vocational and Technical College，Zhengzhou450052，China)

A realization method for spectrum analyzer system of NIOⅡ is introduced.The system uses the Discrete Fourier Transform(DFT)algorithm principle，and NiosⅡsoft-core processor，coupled with the LCD，keyboard，AD chip filter and a simple external circuit to complete signal acquisition，signal processing，digital DFT，and displays the data on the LCD with the help of LCD，The test results shows that the spectrum analyzer system can analyze the signal bandwidth of 5MHz resolution of 1Hz.This system has a stable performance，simple structure，convenient operation，online upgrade and low cost advantages.

spectrum analyzer;DFT;NIOSⅡ;FPGA

10.3969/j.issn.1005－9490.2013.06.018

TP317.4;TN911.73 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1005－9490(2013)06－0833－04

2013-07-01修改日期:2013-07-25

EEACC:6140;7210

黃成華(1978-)，男，漢族，江西贛州人，贛南師范學(xué)院科技學(xué)院工作，實(shí)驗(yàn)師，通信與信息系統(tǒng)碩士(南昌大學(xué))，研究方向?yàn)殡娮油ㄐ拧⒂?jì)算機(jī)技術(shù)，gzhuangchenghua@163.com;

付 濤(1980-)，男，漢族，河南洛陽(yáng)人，碩士，講師，主要研究方向?yàn)殡娮庸こ蹋瑐鞲袡z測(cè)，電子測(cè)量。