射頻電路抗干擾設計方法研究﹡

代憲菊

（中國電子科技集團公司第三十研究所，四川 成都 610041）

0 引言

電磁干擾現象是伴隨著電磁現象的應用而發展的。隨著無線通信技術的迅猛發展，電子設備的廣泛使用，電磁噪聲和電磁干擾現象越來越突出，電子設備無法正常工作，甚至被損毀。因而，由電磁干擾問題帶來的電子設備防干擾技術應運而生，并逐漸發展為一門新興學科，主要研究抑制和消除電磁干擾，提高電子設備抗干擾能力，保證電子設備在復雜電磁環境中正常工作。

1 射頻電路電磁干擾

電磁干擾源、干擾傳播途徑和敏感設備稱為電磁干擾三要素[1]。圖1為電磁干擾三要素示意圖。

圖1 電磁干擾三要素示意

由圖1可見，若要改變“三要素”的變量關系，使之不能形成電磁干擾，需要從削弱干擾源，抑制干擾傳播途徑，降低感受器的敏感度三方面入手。

射頻電路板包含發射電路區、接收電路區、頻率源電路。發射電路區有高功率、大信號的放大器作為強輻射的干擾源，接收電路區有敏感的、小信號的LNA成為高敏感度的感受器。潛在的電磁干擾源和潛在的電磁敏感器件處在同一空間內，只要通過電磁干擾的傳播途徑就會產生電磁干擾。射頻電路板上元器件通過電磁場空間輻射方式傳輸能量并耦合到印制板導線中，造成信號失真、性能指標達不到，嚴重者電路工作不正常，因而必須從元器件布局、RF走線、屏蔽設計和接地設計等方面采取綜合措施，才能有效抑制電磁干擾。

2 RF布局設計

元器件布局按照物理分區和電氣分區的原則進行設計。

2.1 物理分區

物理分區主要涉及元器件布局、元器件朝向及金屬屏蔽[2]。在有限的 PCB空間內，通過物理空間的分離盡量將干擾源和感受器遠離。

元器件布局是RF電路設計是否成功的關鍵。通常，最有效的方法是首先固定位于RF路徑上的元器件，并調整元器件朝向以保證RF路徑長度最短，使芯片輸入端口遠離輸出端口，并盡可能地分離大信號高功率區和小信號低功率區[2]。

高功率RF放大器（HPA）和低噪聲放大器（LAN）要隔離開,并確保PCB上靠近大信號、高功率區域有完整的地平面，最好沒有過孔。處理方式可以采用空間分離和時間分割：

1）空間分離。將低噪聲放大器（LNA）放在PCB板的一面，高功率放大器（HPA）放于PCB板的另一面，通過打盲孔或通孔方式（通孔尺寸要求減至最小，以減小路徑電感和RF能量泄露），將其連接到同一面的RF端和發射天線端口處。

2）時間分割。通過控制電路讓發射電路和接收電路分時交替工作，避免電磁干擾。

雙工器、混頻器、中頻放大器/混頻器等帶有多個RF/IF信號的電路，元器件擺放應保證RF與IF走線為十字交叉狀，并在RF與IF走線間保留一塊地區域。

多個電感應互相垂直排列，或者保持多個電感之間的距離至少為其中一個器件高度，以減少互感。因為并行電感容易形成一個空芯變壓器而相互感應產生干擾信號。

壓控振蕩器（VCO）布置在RF區域末端，必要時還需要一個金屬屏蔽罩。因為VCO控制電壓上的微量噪聲轉換為微小的頻率變化，此時會增加RF信號噪聲，而且很難在后級電路中濾掉。此外，VCO的RF輸出也是較高電平，易干擾其它電路。

電源去耦電路在射頻電路板上是必不可少的。集成了線性線路的RF芯片對電源噪聲特別敏感，需要去耦電容和隔離電感來濾除電源噪聲。原則上是對芯片的每個電源端都必須進行電源去耦處理。典型去耦電路配置和布局如圖2所示。

圖2 典型的芯片電源濾波電路

在 PCB布局時，C1緊靠芯片電源端并接地，C2、C3、C4依次并列緊靠 C1放置。電容 C1與芯片引腳走線要盡可能短，電容C1、C2、C3、C4的接地端需要打過孔到下一地層與芯片的接地引腳相連。電感L1應靠近電容C4。

2.2 電氣分區

進行物理分區的同時，也規劃了電氣分區。電氣分區繼續分解為電源分配、RF走線、敏感電路和信號以及接地等分區[2]。

接入到印制板的電源，必須先進行電源去耦處理以濾除的噪聲，之后，再經過穩壓器或開關進行電源分配。電源線盡可能走粗線[3]。高功率放大器電源單獨走一條盡可能寬的大電流線，以減少電源傳輸壓降。

放大器、緩沖器、濾波器的RF輸出端遠離RF輸入端。否則，放大器和緩沖器有可能工作不穩定，甚至會自激振蕩，濾波器帶通特性則可能會受到嚴重損害。

選擇單端或平衡 RF信號走線以減少噪聲和交叉干擾。平衡 RF走線一般阻抗較高，需要較寬的走線以得到一個匹配信號源、走線和負載的阻抗。

3 RF布線設計

合理的分區布局之后，開始布線設計。布線設計必須考慮走線寬度、線間距、走線阻抗等。

RF走線要短、直、粗，并且線寬盡量保持一致，以保證阻抗匹配。RF走線盡量走表層，在拐彎處以45o為宜。RF走線要遠離敏感的模擬線路和一些關鍵的數字信號，并且在關鍵信號或敏感信號周圍鋪設地線進行保護和屏蔽。所有的 RF走線、焊盤和元器件周圍應盡可能多的鋪覆地銅皮，并通過接地過孔方式與主接地面相連。

當RF走線穿過信號線時，在信號線間沿著RF走線布一層與主接地面相連的地。如果無法做到，則要保證信號線與 RF走線是十字交叉狀，將信號間的容性耦合減到最小，同時要在每根 RF走線周圍多覆地銅皮，并通過打孔方式與主接地面相連。

4 屏蔽設計

屏蔽設計是為了滿足射頻電路間的隔離度、抑制高頻電磁場干擾的常用方法之一。屏蔽的目的就是切斷場的耦合[4]。

4.1 屏蔽電路單元劃分

屏蔽單元劃分應根據電路功能單元，綜合考慮各個電路和元器件特性、工作狀態以及對干擾的敏感程度等因素。一般而言，可參照下面原則進行屏蔽電路單元劃分。

1）功能電路單元是屏蔽單元劃分的基礎。不同功能的電路單元通常會因相互間的雜散耦合形成干擾，如振蕩器電路、混頻器電路、放大器電路等都應屏蔽。工作頻率越高的電路單元，越要進行屏蔽設計。對不同頻率的同性質電路，如濾波器電路，在安裝時很靠近，也應分別屏蔽。

2）不同電平的電路應分別屏蔽。當不同電平的電路靠近時，高電平電路通常是干擾源，低電平電路是感受器。一般屏蔽干擾源，即高電平電路，這樣可以使多個低電平電路免受干擾。對高電平、大功率電路進行屏蔽時，應采用較大體積的屏蔽罩。

3）對于有輻射場的電路和敏感電路進行屏蔽。具有輻射場的電路和傳輸線（如振蕩器、混頻器、高頻傳輸線等）作為干擾源，應予以屏蔽。低頻鐵芯器件（如變壓器）具有漏磁場，也需要進行屏蔽。對于易受干擾的敏感電路，如放大器電路，也應屏蔽。對增益較大的多級放大器電路，級與級之間也需要屏蔽。

4）根據電路特性和性能要求決定是否需要進行屏蔽。不同的電路對外界干擾的敏感度不同，如放大器敏感度很高，外界較小的干擾信號就會造成放大器輸出信號失真，而整流電路對外界干擾的敏感度較小，不易受到干擾，故應對易受干擾的電路進行屏蔽。

4.2 屏蔽電路屏蔽結構設計

通常，屏蔽結構分為四類：屏蔽格、屏蔽盒、雙層屏蔽、敷銅箔絕緣板屏蔽結構。屏蔽格是用金屬板將底板隔成若干個空間，每一個空間稱為一個屏蔽格。將需要屏蔽的電路分別安裝在每個屏蔽格內，然后用蓋板將屏蔽格蓋住，達到電路屏蔽的目的。一般用于一個部件內各電路直接的屏蔽。屏蔽盒（罩）是對電路單獨屏蔽，其屏蔽效果比屏蔽格好。屏蔽盒以焊接結構最好，其次為鉚接結構。當屏蔽要求很高時，可采用雙層屏蔽結構。當干擾波的頻率在1 MHz在以上時，用敷銅箔絕緣板制作的屏蔽盒，具有較好的屏蔽效果。這幾種屏蔽結構的選擇可根據屏蔽要求，并綜合考慮結構要素和成本價格，靈活選用。

4.3 屏蔽電路布線原則

穿越金屬屏蔽罩的走線，需要注意以下兩條原則：①進入金屬屏蔽罩的數字信號線走內層，且信號層的下層最好為接地層；②RF信號線通過金屬屏蔽罩的小缺口或者從缺口處的布線層走出去，在缺口周圍要盡可能多布地，不同層上的地通過打過孔連接。

5 接地設計

接地設計是 RF電路板抑制電磁噪聲、控制電磁干擾設計的重要環節，其目的是使接地阻抗最小，提供最小阻抗信號回流路徑。

5.1 電路的接地設計

RF電路板上有三類信號接地系統：①敏感信號和小信號“地”，包括低電平電路、小信號檢測電路、前級放大器電路和混頻器等。這類電路的特點是工作電平低、信號幅度小，容易失效或降級；②不敏感信號和大信號電路的地線系統，包括高電平電路、末級放大器和高功率放大器電路等。這類電路的工作電流大，地電流也大，必須和小信號地線系統分開；③干擾源地系統，如繼電器。這類元件在工作時有沖擊電流，會對電子電路產生嚴重干擾。

因此 RF電路板宜采用多點串聯接地，對各個地線系統分開敷設地線，并且要遠離高頻系統。地線應短、直、粗，且高頻元器件周圍應盡量布置大面積接地銅箔。

高頻電路板中各單元電路要按先后次序排列，并且接地線要直線布置，即“直尺結構”，如圖3所示。避免地電流重疊，造成地電流流動與各單元電路之間寄生耦合。

圖3 地線的直尺結構與非直尺結構

由多級放大電路組成的高增益放大器，在低頻單元電路應單點接地，并且各單元電路中的地電流必須是從小信號單元流向大信號單元。

從減小輻射干擾的角度出發，應盡量選用多層板[5]。一般選擇表層之下（表層為RF走線層）的第二層為接地層，且必須是整塊實心接地，這樣隔離效果最好。如果是雙面板無地線層時，則接地線的寬度至少應為1.5 mm以上。PCB各層上避免生成游離地。對于表層的隔離地塊，通過適當調整走線后，打地過孔將其與主地層相連。對于覆銅區域比較尖銳的地方，直接去掉。

5.2 金屬屏蔽罩的接地設計

金屬屏蔽罩的接地設計需要特別關注。接地設計不當，不但會嚴重影響屏蔽效能，而且有可能使電路工作不正常。

對單層金屬屏蔽罩接地點應選擇在信號輸出端接地端與地線一點直接相連，連接方式如圖4所示。這種接地方式不但可以消除輸出端對輸入端的干擾，而且可以避免地環路產生的磁場干擾。

圖4 單層金屬屏蔽罩正確接地方式

雙層屏蔽罩接地位置的選擇應仔細考慮對地電流的影響。正確的接法是：內屏蔽罩與信號電路輸出端相連。兩屏蔽罩間的連接以及外屏蔽罩的接地都在信號電路的輸出端，回流電流路徑縮短，地回路面積減小，屏蔽效能最好，如圖5所示。

圖5 雙層屏蔽罩正確接地方式

6 結語

射頻電路抗干擾設計是提高無線通信設備抗干擾能力的重要環節[6]。射頻電路板作為無線通信電子設備中不可或缺的重要組成部分，其抗電磁干擾能力是決定電子設備能否可靠工作的關鍵。為了達到減小射頻電路電磁輻射，切斷電磁耦合途徑的目的，其在射頻電路板設計中引入抗干擾的設計方法，比在電路設計中引入抗干擾設計更為有效和可靠。

[1] 周旭.電子設備防干擾原理與技術[M].北京：國防工業出版社,2005：50-197.

[2] 楊承恩,林永生,杜佳璐.RF無線射頻電路設計中的常見問題及設計原則[J].國外電子元器件,2006(04)：70.

[3] 海濤.印制板設計的電磁抑制技術[J].通信技術,2002(02)：99.

[4] 毛楠,孫瑛.電子電路抗干擾實用技術[M].北京：國防工業出版社,1996：189.

[5] 杜宇.軍用電子產品中EMC的實用性設計[J].通信技術,1999(03)：74.

[6] 王偉峰,夏立誠,王文騏.高速寬帶應用的毫米波CMOS集成電路[J].信息安全與通信保密,2007(06)：70-72.