EEPROM存儲器電荷泵系統抗輻照加固研究

景 欣，王佳寧，陸 虹

(中國電子科技集團公司第四十七研究所，沈陽 110032)

1 引言

隨著空間技術的發展，越來越多的電子芯片已經廣泛應用于人造衛星，宇宙飛船，運載火箭等系統中。在輻照環境下，通過總劑量輻射、單粒子事件以及劑量率效應等，可能引起芯片失效。傳統的抗輻射器件都是從特殊的抗輻照工藝線上獲得，而這些工藝線會比商業工藝線落后兩到三代，同時成品率低。因此采用工藝加固的抗輻照電子設備處于成本高而性能落后的困境。由于非揮發存儲器在集成電路中的重要地位及在太空環境中的廣泛應用，針對輻照環境下的電路加固設計顯得更為重要。

整個存儲器系統包括存儲單元陣列，高壓產生電路與高壓通道，地址譯碼電路，數據輸入輸出通道以及控制邏輯電路。由于存儲單元的四個端口均要用到高壓，因此高壓通道的設計是整個存儲器系統的核心設計部分。電荷泵系統電路是高壓通道的主要模塊，該模塊采用了電路及版圖等多種加固方式，本文主要針對電路加固特點進行說明。

2 輻照環境對高壓器件及電路的影響

MOS器件屬于多數載流子導電的表面效應器件。電離輻射對MOSFET的主要作用是引起閾值電壓Vth的漂移。以n溝道增強型MOSFET為例這種漂移可用式(1)表示:

式中ΔQot為電離輻射單位面積產生的正空間電荷;ΔQit為電離輻射產生的界面態電荷;ΔVot是正空間電荷對閾值電壓的影響，ΔVit是界面態電荷對閾值電壓的影響。閾值電壓漂移正比于氧化物正電荷與界面陷阱電荷的增長數量。劑量輻射輻照后MOS器件的氧化層中會出現固定正電荷明顯增加和界面陷阱濃度增加的情況。電離輻射在SiO2中產生空穴電子對，電子很快被復合或漂移出SiO2層，空穴則被Si/SiO2界面俘獲，在界面出現正空間電荷為:

式中:dox為氧化層厚度;N為1cm3SiO2吸收0.01Gy(Si)劑量產生的空穴濃度(假定產生一個電子一空穴對的能量為17eV，每0.01Gy(Si)產生的空穴濃度為8.1 ×1012/cm3)，F(E，ζ)為電場(E)和輻射粒子能量(ζ相關的空穴產生率)，D為輻射劑量，單位［0.01Gy(Si)(SiO2)］，Ft為經驗參數，式中 Ft的值與器件制備時的實際工藝步驟密切相關，這些工藝步驟包括氧化環境、氧化溫度、退火溫度、氧化后的熱處理周期和金屬化條件等，到目前為止，即使詳細了解所有的工藝也難以預估其值，只有通過實驗來確定。己經證明界面態電荷的產生與氧化層厚度和輻射劑量有關。在總劑量輻照下，引起CMOS器件的主要損傷是晶體管閾值電壓向負電壓方向漂移。n溝晶體管的閾值電壓向負電壓方向漂移，可以是過零電壓，使NMOS管一直處于導通。p溝晶體管的閾值電壓向負電壓方向漂移，到一定程度，引起PMOS管不能導通，最終導致器件失效。由式(1)和式(2)可推斷出，由于高壓MOS管的氧化層比低壓管厚，所以輻照閾值漂移會比低壓管更嚴重。圖1表示出了n溝和p溝MOSFET的閾值電壓Vth隨輻射總劑量的變化。

圖1 n溝和p溝MOSFET閾值電壓與輻射總劑量的關系

在進行電路設計之前我們對包括普通MOS管、高壓MOS管以及本征管進行了10K～1M輻照劑量的輻照實驗，根據實驗數據建立了輻照模型參數，使電路仿真更符合實際情況。圖2和圖3以PMOS管為例表明高壓器件和低壓器件在不同輻照劑量下的退化特性。

圖2 0.18μm PMOS低壓及高壓轉移曲線輻照退化特性

從圖2和圖3可以看出，0.18μm SONOS工藝中CMOS高壓器件的Vt在輻照情況下主要向負向漂移，并且隨輻照劑量的加大，漂移量逐漸加大。低壓器件Vt值隨輻照劑量變化無規律，基本上不漂移。當輻照總劑量在300Krad(Si)以內時，0.18μm SONOS工藝中的各類CMOS器件的輻照特性退化很小，Vt漂移量在 －0.02V 以內;顯示0.18μm 工藝具有很好的抗輻照能力。

圖3 0.18μm HVPMOS低壓及高壓轉移曲線輻照退化特性

3 電荷泵系統的抗輻照設計

電荷泵系統包括時鐘電路、時鐘相位產生電路、電荷泵電路、穩壓電路、帶隙基準電路等。下文主要針對EEPROM電荷泵系統中受輻照影響較大的電荷泵和基準電壓源電路結構進行加固方法的研究。

3.1 電荷泵電路

電荷泵的簡單原理結構如下圖4所示。

輸出電壓可以通過下式來計算:

式(3)中，Vte是通路MOS管的有效閾值電壓，N是電荷泵的級數。由上式可見，輸出電壓與通路MOS管的閾值電壓大致成比例關系。輻照使MOS管閾值電壓漂移的效應影響了輸出電壓結果，可能導致電荷泵失效。另外高壓管襯偏效應嚴重，使得高壓的產生變得越來越困難。所以電荷泵的抗輻照設計以及注意事項主要包括以下方面:

圖4 電荷泵結構原理圖

(1)將閾值電壓對電荷泵輸出電壓的影響減到最小

如圖5所示，采用四相位無閾值損失的電荷泵結構，用一個開關來控制電荷的單向傳輸，可以使得每級不存在閾值損失的問題。同時也可以大大減小電荷泵的輸出紋波。采用高電源抑制比穩壓電路以及高精度基準源，得到了穩定的輸出。

圖5 電荷泵整體電路圖

(2)解決高壓管襯偏效應嚴重的問題

采用動態調節襯底電壓的電路進行電荷泵設計，提高電荷泵供電能力。如圖6所示，襯底電位隨器件兩端電壓的改變交互改變，有效避免了較大的襯偏效應。

圖6 開關管襯底調節電路

(3)對電荷泵的參數進行優化

為了在保證效率和速度的情況下提供足夠大的輸出電壓和輸出電流，并且輸出電壓的波動較小，除應盡可能消除閾值影響外，還需要考慮以下幾點:①級數不能太大，雖然級數越大，輸出電壓越高(大到一定程度會飽和)，但效率會明顯下降;②選擇適當的寬長比和耦合電容，如果傳輸管的寬長比過小，上升時間會增加，輸出電流也會降低;增大耦合電容值可以提高速度，加大輸出電流，減少寄生電容的影響，但是受面積的制約不能過大，需要擇中考慮;③頻率越大，輸出電流越大，上升時間越短，但輸出節點的波動也越大;負載電容越大，輸出節點波動越小，但上升時間會增加。

3.2 基準電壓源電路

基準電壓源電路對精度要求很高，同時受工藝波動影響大。基準源電路的精度也會影響到電荷泵電路輸出電壓的精度。對基準源的加固設計主要包括以下幾點:

(1)基準采用帶隙基準結構如圖7所示，具有零溫度系數;電路的核心是有旁路電阻的VBE對，如式(4)所示，兩路電流分別是VBE除以電阻，和VBE除以電阻。VBE是負溫度系數，ΔVBE差是正溫度系數。因此進入鏡像管的電流可以根據電阻R2、R3和R4比值調整到零溫度系數。電路的環路放大器是為了將A，B點鉗位到電壓值相同。因為采用pmos輸入，因此輸入共模由旁路電阻分壓產生，以獲得足夠好的過驅動電壓。

(2)偏置電路都采用自偏置結構，使偏置電流不隨電源的變化而變化;

(3)由于存儲器工藝對電容值存在一定的要求，運放電路采用折疊共源共柵結構，既可以得到較大的增益，有效提高基準精度，同時可以快速應對輻照對整個穩定反饋系統的影響及調整速度。

圖7 基準源電路整體結構圖

4 結 束 語

EEPROM電路的抗輻照加固主要是從存儲單元、模塊電路以及存儲器系統等多方面進行考慮。我們設計的抗輻照EEPROM芯片，存儲單元采用了抗輻照能力較好的SONOS存儲單元結構，并采用了針對電路及版圖等多種加固方法。本文僅介紹了電荷泵系統中的兩個模塊電路的加固途徑，主要針對總劑量對電荷泵系統的影響來對相應的電路結構進行補償、反饋等結構的改進，使電路在一定的輻照劑量下仍能保證正常工作。

［1］Behzad Razavi.模擬 CMOS集成電路設計［M］.陜西:西安交通大學出版社，2005.

［2］李聯.MOS運算放大器原理、設計與應用［M］.上海:復旦大學出版社，1988.

［3］HHatano.Radiation hardened high performance CMOS VLSI circuit design［J］.IEEE Proc，1992.

［4］Ma T，Dressendorfer P.Ionizing radiation effects in MOS devices and circuits［M］.Wiley，1989.