基于FPGA的DDS調頻信號的研究與實現

王奕翔，李夢醒

湖南城市學院通信與電子工程學院，湖南益陽 413000

0 引言

當前國內市場通信電子行業發展尤為迅速，隨著技術的不斷發展，現如今的調制信號逐步采用的是基于FPGA 中DDS 的調制信號，這種調制技術在頻率切換程度上十分準確，對于在其傳輸通道中頻率的分辨率與傳統相比而言，現已能達到了對屏幕960*1024 解析的能力范圍。在調制技術上系統的硬件設施要求較低，采用的大部分都是單片數字化編程器件，大大降低了生產成本。在技術工藝中，軟硬件設施都是采用的是當今最先進的設施，硬件設施采用的是殘留邊帶調制的編碼器，對其要求技術工藝的信息量大。硬件設施的整體布局規劃也十分復雜，軟件設施中對于信號內部的整形，由連續、有限正余弦的模擬信號通過信源編碼器轉化為間斷、無限的數字信號，在轉化過程中還需要對信號進行抽樣、量化、編碼。對于已經轉化的數字信號，信源編碼器起到的作用是提高數字信號的編碼程度，確保系統的整合效率。

1 頻率合成器中的技術指標

在頻率合成器中包含的技術指標很多，但是根據不同的工作性質以及所用到的參數，其中主要包含以下技術參數指標。

1.1 工作頻率范圍

合成器在正常工作狀態下，最高頻率與最低頻率的范圍界限，成為合成器的工作頻率范圍。在此范圍內，合成器在傳輸信道中會間隔一定時間內，輸出眾多的離散等頻率的信號，信號在傳輸過程中基于一定的頻率范圍，并且在系統允許的范圍界限內，調制振蕩頻率的間隔，對于抽樣頻率要滿足fm＞2f，在正常傳播信號的頻率一般在3400Hz，所以fm 抽樣頻率為8000Hz。

1.2 頻率間隔

離散信號之間都存在一定的頻率間隔，這種間隔的大小主要依據的是合成器的用途，對于單邊帶的調制中（SSB），通信頻率的間隔為100Hz,30Hz，10Hz 有時甚至縮短到0.1Hz。但是在殘留邊帶調制中（VSB），信號的間隔頻率在10kHz 左右，而在信道間隔上則又有所不同，根據目前信道傳輸信號的趨勢，上行信道的帶寬為890MHz ～915MHz，下行帶寬為935MHz ～960MHz，其中對于上行帶寬傳輸終端為基站，接收終端為移動臺MS，對于下行帶寬的傳輸終端為移動臺MS，接收終端為基站，兩者之間的頻帶寬度間隔為25MHz，載頻之間的間隔寬度為200kHz，信號采用的調制方式為基于FPGA 中DDS的調制方式，這種調制技術的編碼速率為270.833kbit/s，編碼過程中碼字的跳頻速率為217 跳/s。

1.3 頻率轉換時間

在頻率合成器在正常工作狀態下，由一個工作頻率狀態經過離散信號之間的轉化到達另一個工作頻率，所經過的時間即為頻率轉換時間，時間段的長短主要依據合成器中電路的集成形式，并且在一般硬件設施中添加的是小規模集成電路。下表為芯片個數與轉換時間之間的關系，頻率轉換時間會隨著電流的減弱而減小，主要是因為振蕩電路中電流一旦減小，交變電流之間的周期就會延長，由公式f=1/T 得出，頻率與周期成反比關系，所以周期一旦延長，離散信號之間的頻率轉換時間便會縮短。

芯片個數(個) 2 3 4 5轉換時間 83ms 60ms 47ms 25ms

1.4 頻譜純度

頻譜純度指的是傳輸信道中信號頻譜中信息的純凈程度，此表示方法可以用輸出信號端中有用信號電平的幅變與各個寄生頻率之間總電平跳變的幅值所比的分貝數。一般把寄生頻率放置于f0 的范圍界限內，相位噪聲放置于f0＜f＜2f0 范圍內，并且還要與寄生頻率關于選定頻率成軸對稱關系，諧波頻率規定的范圍為3f0 范圍的界定值。頻率合成器在一定頻率輸出范圍值上采取的頻譜分析的方式，即在電子分析儀上分析信號傳輸的波形信號，并且分析成分中還包含了信號抗噪聲的干擾，基于干擾能力的范圍可分為周期性干擾和隨機性干擾，周期性干擾值是混頻器中多種干擾信號頻率的組合。

2 DDS 的原理及組成

2.1 DDS 的設計原理

DDS 設計原理上采用的是單頻率傳輸信號的表示方法，一般可歸結的公式為：A(t)=Bsin(2πft+￡)，在變化關系式中保證B 和￡不變，則A(t)為一個不變的原值，通過對式子簡化得出A(t)=sin2πft。這是一條關于f 的一次函數關系式，并且隨著時間的變化而變化，轉化為過原點的線性代數，然后再對兩邊求導，γ（t）=2πf，最后得出一個關于常數的函數關系式，即為信號傳輸的頻率值。如果對上述式子進行采樣，便會在原有基礎上得出離散型正弦波形序列即：A(t)=sin2πf，然后通過兩者之間的轉化，最后得出離散型相位函數關系表達式△＠=2πft,此函數關系表達式為經過連續兩次對抽樣信號相位增量之間的轉化方程。然而在波形變化頻率范圍上，劃分的主要依據是根據變量f 的變化范圍，有上述公式A(t)=sin2πf，此主要變量為頻率f，隨著變量依次變化，致使波形周期隨著f 的變化而變化，然后經過累加器將變量參數的變化情況傳至ROM 內部存儲單元，然后將頻率變化的波形呈現在示波器中。

2.2 DDS 的組成部分

根據信號頻率的變化范圍,需要對信號進行如下的操作程序∶對每次抽樣、量化后編碼信號進行等次位的相位累積，在輸出變量部分利用模2 加的方式進行相與運算，模2 加采用的是二進制的編碼方式，利用0 和1 相與，在相與過程中相同為1，相異為0 的劃分為依據，對不同的編碼程序進行累積運算；再將累積后的運算值轉變為相對應的正弦函數圖象，可利用ROM內部的存儲單元將正弦函數圖像轉化為不同幅值的正弦波形代碼；將波形代碼按照設備所輸出的電壓值，然后經過頻率之間的不同轉化，達到電壓與電流的正常配比關系，具體操作程序流程如下圖所示，最后交流電壓通過數模轉化器轉化為直流電壓-48V，保證設備正常的工作電壓。

3 仿真與實驗

取抽樣載波系統中載波頻率的預定值1MHz，然后在編碼調制信號解調器中調制時標頻率的界定值為100kHz，接著在累加器中設定累加波形的個數，一般設定為3 個正弦波形和1 個余弦波形在累加器中進行相位累加，并且累加器的IP 地址要與終端設備的IP 地址相同，劃分到同一個小型局域網內，之后用實驗設備進行下載，其中對于FGPA 內部的硬件設施采用是數字化電路輸出所用的單極性芯片，再將實驗設備連接到脈沖示波器中。觀察信號波形的變化，在縱軸電壓值得變化區域內，測量標準的范圍在-4～+4V 之間，傳輸信號的峰值在示波器中顯示的最大值為1.414V，數據載波頻率在波形圖中顯示的數據為14.2kHz，與設定的數據偏差在1.69%左右。經過上述實驗的分析與綜合，基于FPGA 中DDS 調頻的信號不但系統穩定性能高，并且操作流程逐漸簡單化。

4 結論

隨著當今科學技術的不斷發展，新型的DDS 信號調制技術不單適用于通信行業，在電子行業中也具有廣泛的應用。這種技術的研發為中國科技事業發展帶來了新世紀的曙光，相信DDS 信號調制技術會給更多的行業帶來新的希望。

[1]張志涌，等.精通MATL_AB6.5版.北京：北京航空航天大學出版社，2003.

[2]周俊峰，陳濤著.基于FPGA的直接數字頻率合成器的設計與實現.電子技術應用.

[3]趙春暉，楊樹元.調制信號波形任意的直接數字頻率合成器的設計.微計算機應用，2002，7.

[4]石偉，宋躍，李琳.基于FPGA的DDS調頻信號的研究與實現[J].微計算機信息，2005(5)：179-180.