基于IP技術(shù)的模擬集成電路設(shè)計研究

摘 要：該文基于筆者多年從事模擬集成電路設(shè)計的相關(guān)工作經(jīng)驗，以基于IP技術(shù)的模擬繼承電路設(shè)計流程為研究對象，探討了模擬集成電路設(shè)計的意義，特點和具體設(shè)計流程，全文是筆者長期工作實踐基礎(chǔ)上的理論升華，相信對從事相關(guān)工作的同行能有所裨益。

關(guān)鍵詞：IP技術(shù) 模擬集成電路 流程

中圖分類號：TP3 文獻(xiàn)標(biāo)識碼：A 文章編號：1674-098X（2013）03（b）-00-02

1 模擬集成電路設(shè)計的意義

當(dāng)前以信息技術(shù)為代表的高新技術(shù)突飛猛進(jìn)。以信息產(chǎn)業(yè)發(fā)展水平為主要特征的綜合國力競爭日趨激烈，集成電路（IC，Integrated circuit）作為當(dāng)今信息時代的核心技術(shù)產(chǎn)品，其在國民經(jīng)濟(jì)建設(shè)、國防建設(shè)以及人類日常生活的重要性已經(jīng)不言

而喻。

集成電路技術(shù)的發(fā)展經(jīng)歷了若干發(fā)展階段。20世紀(jì)50年代末發(fā)展起來的屬小規(guī)模集成電路（SSI），集成度僅100個元件；60年代發(fā)展的是中規(guī)模集成電路（MSI），集成度為1000個元件；70年代又發(fā)展了大規(guī)模集成電路，集成度大于1000個元件；70年代末進(jìn)一步發(fā)展了超大規(guī)模集成電路（LSI），集成度在105個元件；80年代更進(jìn)一步發(fā)展了特大規(guī)模集成電路，集成度比VLSI又提高了一個數(shù)量級，達(dá)到106個元件以上。這些飛躍主要集中在數(shù)字領(lǐng)域。

（1）自然界信號的處理：自然界的產(chǎn)生的信號，至少在宏觀上是模擬量。高品質(zhì)麥克風(fēng)接收樂隊聲音時輸出電壓幅值從幾微伏變化到幾百微伏。視頻照相機(jī)中的光電池的電流低達(dá)每毫秒幾個電子。地震儀傳感器產(chǎn)生的輸出電壓的范圍從地球微小振動時的幾微伏到強(qiáng)烈地震時的幾百毫伏。由于所有這些信號都必須在數(shù)字領(lǐng)域進(jìn)行多方面的處理，所以我們看到，每個這樣的系統(tǒng)都要包含一個模一數(shù)轉(zhuǎn)換器（AD，C）。

（2）數(shù)字通信：由于不同系統(tǒng)產(chǎn)生的二進(jìn)制數(shù)據(jù)往往要傳輸很長的距離。一個高速的二進(jìn)制數(shù)據(jù)流在通過一個很長的電纜后，信號會衰減和失真，為了改善通信質(zhì)量，系統(tǒng)可以輸入多電平信號，而不是二進(jìn)制信號。現(xiàn)代通信系統(tǒng)中廣泛采用多電平信號，這樣，在發(fā)射器中需要數(shù)一模轉(zhuǎn)換器（DAC）把組合的二進(jìn)制數(shù)據(jù)轉(zhuǎn)換為多電平信號，而在接收器中需要使用模一數(shù)轉(zhuǎn)換器（ADC）以確定所傳輸?shù)碾娖健?/p>

（3）磁盤驅(qū)動電子學(xué)計算機(jī)硬盤中的數(shù)據(jù)采用磁性原理以二進(jìn)制形式存儲。然而，當(dāng)數(shù)據(jù)被磁頭讀取并轉(zhuǎn)換為電信號時，為了進(jìn)一步的處理，信號需要被放大、濾波和數(shù)字化。

（4）無線接收器：射頻接收器的天線接收到的信號，其幅度只有幾微伏，而中心頻率達(dá)到幾GHz。此外，信號伴隨很大的干擾，因此接收器在放大低電平信號時必須具有極小噪聲、工作在高頻并能抑制大的有害分量。這些都對模擬設(shè)計有很大的挑戰(zhàn)性。

（5）傳感器：機(jī)械的、電的和光學(xué)的傳感器在我們的生活中起著重要的作用。例如，視頻照相機(jī)裝有一個光敏二極管陣列，以將像點轉(zhuǎn)換為電流；超聲系統(tǒng)使用聲音傳感器產(chǎn)生一個與超聲波形幅度成一定比例的電壓。放大、濾波和A/D轉(zhuǎn)換在這些應(yīng)用中都是基本的功能。

（6）微處理器和存儲器：大量模擬電路設(shè)計專家參與了現(xiàn)代的微處理器和存儲器的設(shè)計。許多涉及到大規(guī)模芯片內(nèi)部或不同芯片之間的數(shù)據(jù)和時鐘的分布和時序的問題要求將高速信號作為模擬波形處理。而且芯片上信號間和電源間互連中的非理想性以及封裝寄生參數(shù)要求對模擬電路設(shè)計有一個完整的理解。半導(dǎo)體存儲器廣泛使用的高速/讀出放大器0也不可避免地要涉及到許多模擬技術(shù)。因此人們經(jīng)常說高速數(shù)字電路設(shè)計實際上是模擬電路的

設(shè)計。

2 模擬集成電路設(shè)計流程概念

在集成電路工藝發(fā)展和市場需求的推動下，系統(tǒng)芯片SOC和IP技術(shù)越來越成為IC業(yè)界廣泛關(guān)注的焦點。隨著集成技術(shù)的不斷發(fā)展和集成度的迅速提高，集成電路芯片的設(shè)計工作越來越復(fù)雜，因而急需在設(shè)計方法和設(shè)計工具這兩方面有一個大的變革，這就是人們經(jīng)常談?wù)摰脑O(shè)計革命。各種計算機(jī)輔助工具及設(shè)計方法學(xué)的誕生正是為了適應(yīng)這樣的要求。

一方面，面市時間的壓力和新的工藝技術(shù)的發(fā)展允許更高的集成度，使得設(shè)計向更高的抽象層次發(fā)展，只有這樣才能解決設(shè)計復(fù)雜度越來越高的問題。數(shù)字集成電路的發(fā)展證明了這一點：它很快的從基于單元的設(shè)計發(fā)展到基于模塊、IP和IP復(fù)用的

設(shè)計。

另一方面，工藝尺寸的縮短使得設(shè)計向相反的方向發(fā)展：由于物理效應(yīng)對電路的影響越來越大，這就要求在設(shè)計中考慮更低層次的細(xì)節(jié)問題。器件數(shù)目的增多、信號完整性、電子遷移和功耗分析等問題的出現(xiàn)使得設(shè)計日益復(fù)雜。

3 模擬集成電路設(shè)計流程

3.1 模擬集成電路設(shè)計系統(tǒng)環(huán)境

集成電路的設(shè)計由于必須通過計算機(jī)輔助完成整個過程，所以對軟件和硬件配置都有較高的要求。

（1）模擬集成電路設(shè)計EDA工具種類及其舉例

設(shè)計資料庫—Cadence Design Framework11

電路編輯軟件—Text editor/Schematic editor

電路模擬軟件—Spectre，HSPICE，Nanosim

版圖編輯軟件—Cadence virtuoso，Laker

物理驗證軟件—Diva，Dracula，Calibre，Hercules

（2）系統(tǒng)環(huán)境

工作站環(huán)境；Unix-Based作業(yè)系統(tǒng)；由于EDA軟件的運(yùn)行和數(shù)據(jù)的保存需要穩(wěn)定的計算機(jī)環(huán)境，所以集成電路的設(shè)計通常采用Unix-Based的作業(yè)系統(tǒng)，如圖1所示的工作站系統(tǒng)。現(xiàn)在的集成電路設(shè)計都是團(tuán)隊協(xié)作完成的，甚至工程師們在不同的地點進(jìn)行遠(yuǎn)程協(xié)作設(shè)計。EDA軟件、工作站系統(tǒng)的資源合理配置和數(shù)據(jù)庫的有效管理將是集成電路設(shè)計得以完成的重要保障。

3.2 模擬集成電路設(shè)計流程概述

根據(jù)處理信號類型的不同，集成電路一般可以分為數(shù)字電路、模擬電路和數(shù)模混合集成電路，它們的設(shè)計方法和設(shè)計流程是不同的，在這部分和以后的章節(jié)中我們將著重講述模擬集成電路的設(shè)計方法和流程。模擬集成電路設(shè)計是一種創(chuàng)造性的過程，它通過電路來實現(xiàn)設(shè)計目標(biāo)，與電路分析剛好相反。電路的分析是一個由電路作為起點去發(fā)現(xiàn)其特性的過程。電路的綜合或者設(shè)計則是從一套期望的性能參數(shù)開始去尋找一個令人滿意的電路，對于一個設(shè)計問題，解決方案可能不是唯一的，這樣就給予了設(shè)計者去創(chuàng)造的機(jī)會。

模擬集成電路設(shè)計包括若干個階段，設(shè)計模擬集成電路一般的過程。

（l）系統(tǒng)規(guī)格定義；（2）電路設(shè)計；（3）電路模擬；（4）版圖實現(xiàn)；（5）物理驗證；（6）參數(shù)提取后仿真；（7）可靠性分析；（8）芯片制造；（9）測試。

除了制造階段外，設(shè)計師應(yīng)對其余各階段負(fù)責(zé)。設(shè)計流程從一個設(shè)計構(gòu)思開始，明確設(shè)計要求和進(jìn)行綜合設(shè)計。為了確認(rèn)設(shè)計的正確性，設(shè)計師要應(yīng)用模擬方法評估電路的性能。

這時可能要根據(jù)模擬結(jié)果對電路作進(jìn)一步改進(jìn)，反復(fù)進(jìn)行綜合和模擬。一旦電路性能的模擬結(jié)果能滿足設(shè)計要求就進(jìn)行另一個主要設(shè)計工作—電路的幾何描述（版圖設(shè)計）。版圖完成并經(jīng)過物理驗證后需要將布局、布線形成的寄生效應(yīng)考慮進(jìn)去再次進(jìn)行計算機(jī)模擬。如果模擬結(jié)果也滿足設(shè)計要求就可以進(jìn)行制造了。

3.3 模擬集成電路設(shè)計流程分述

（1）系統(tǒng)規(guī)格定義

這個階段系統(tǒng)工程師把整個系統(tǒng)和其子系統(tǒng)看成是一個個只有輸入輸出關(guān)系的/黑盒子，不僅要對其中每一個進(jìn)行功能定義，而且還要提出時序、功耗、面積、信噪比等性能參數(shù)的范圍要求。

（2）電路設(shè)計

根據(jù)設(shè)計要求，首先要選擇合適的工藝制程；然后合理的構(gòu)架系統(tǒng)，例如并行的還是串行的，差分的還是單端的；依照架構(gòu)來決定元件的組合，例如，電流鏡類型還是補(bǔ)償類型；根據(jù)交、直流參數(shù)決定晶體管工作偏置點和晶體管大小；依環(huán)境估計負(fù)載形態(tài)和負(fù)載值。由于模擬集成電路的復(fù)雜性和變化的多樣性，目前還沒有EDA廠商能夠提供完全解決模擬集成電路設(shè)計自動化的工具，此環(huán)節(jié)基本上通過手工計算來完成的。

（3）電路模擬

設(shè)計工程師必須確認(rèn)設(shè)計是正確的，為此要基于晶體管模型，借助EDA工具進(jìn)行電路性能的評估，分析。在這個階段要依據(jù)電路仿真結(jié)果來修改晶體管參數(shù)；依制程參數(shù)的變異來確定電路工作的區(qū)間和限制；驗證環(huán)境因素的變化對電路性能的影響；最后還要通過仿真結(jié)果指導(dǎo)下一步的版圖實現(xiàn)，例如，版圖對稱性要求，電源線的寬度。

（4）版圖實現(xiàn)

電路的設(shè)計及模擬決定電路的組成及相關(guān)參數(shù)，但并不能直接送往晶圓代工廠進(jìn)行制作。設(shè)計工程師需提供集成電路的物理幾何描述稱為版圖。這個環(huán)節(jié)就是要把設(shè)計的電路轉(zhuǎn)換為圖形描述格式。模擬集成電路通常是以全定制方法進(jìn)行手工的版圖設(shè)計。在設(shè)計過程中需要考慮設(shè)計規(guī)則、匹配性、噪聲、串?dāng)_、寄生效應(yīng)、防門鎖等對電路性能和可制造性的影響。雖然現(xiàn)在出現(xiàn)了許多高級的全定制輔助設(shè)計方法，仍然無法保證手工設(shè)計對版圖布局和各種效應(yīng)的考慮全面性。

（5）物理驗證

版圖的設(shè)計是否滿足晶圓代工廠的制造可靠性需求？從電路轉(zhuǎn)換到版圖是否引入了新的錯誤？物理驗證階段將通過設(shè)計規(guī)則檢查（DRC，Design Rule Cheek）和版圖網(wǎng)表與電路原理圖的比對（VLS，Layout Versus schematic）解決上述的兩類驗證問題。幾何規(guī)則檢查用于保證版圖在工藝上的可實現(xiàn)性。它以給定的設(shè)計規(guī)則為標(biāo)準(zhǔn)，對最小線寬、最小圖形間距、孔尺寸、柵和源漏區(qū)的最小交疊面積等工藝限制進(jìn)行檢查。版圖網(wǎng)表與電路原理圖的比對用來保證版圖的設(shè)計與其電路設(shè)計的匹配。VLS工具從版圖中提取包含電氣連接屬性和尺寸大小的電路網(wǎng)表，然后與原理圖得到的網(wǎng)表進(jìn)行比較，檢查兩者是否一致。

參考文獻(xiàn)

[1]代揚(yáng).模擬集成電路自動化設(shè)計方法[J].科技創(chuàng)新導(dǎo)報，2004.

[2]曾一杰.模擬集成電路布局方法研究[J].科技資訊，2004.