軟件無線電異構(gòu)處理器平臺互連架構(gòu)設計

摘 要： 針對由GPP/DSP/FPGA組成的軟件無線電異構(gòu)處理器平臺中不同處理器間組件移植性差和軟件開發(fā)復雜度高的問題，設計了符合調(diào)制解調(diào)級硬件抽象層（MHAL）規(guī)范并與軟件通信體系結(jié)構(gòu)（SCA）兼容的異構(gòu)處理器平臺互連架構(gòu)，通過對硬件接口進行抽象和封裝為應用軟件提供一致的編程接口和通信機制，從而實現(xiàn)軟硬件的分離，增強應用軟件可移植性。

關(guān)鍵詞： 軟件無線電； 異構(gòu)處理器平臺； 調(diào)制解調(diào)級硬件抽象層； 軟件通信體系結(jié)構(gòu)

中圖分類號： TN962?34 文獻標識碼： A 文章編號： 1004?373X（2013）15?0041?04

0 引 言

軟件無線電[1]（Software Defined Radio ，SDR）是一種新型的無線電體系結(jié)構(gòu)，在理想狀態(tài)下可以通過下載適合的通信波形實現(xiàn)以任意頻率、帶寬、調(diào)制方式和數(shù)據(jù)數(shù)率進行通信[2]，即可以通過軟件定義來完成不同功能。SDR平臺對多種無線通信體制的支持，尤其是3G，4G，WLAN，WIMAX等計算密集型通信體制的出現(xiàn)，對硬件平臺的處理能力以及硬件和軟件框架的可重構(gòu)能力提出更高的要求，無線電平臺設計在功耗、可編程性、計算能力、尺寸、重量等方面面臨新的挑戰(zhàn)[3]。

1 主要技術(shù)背景

軟件通信體系結(jié)構(gòu)[4]（Software Communications Architecture，SCA）是美軍在聯(lián)合戰(zhàn)術(shù)無線電系統(tǒng)（Joint Tactical Radio System，JTRS）計劃中提出的，旨在提供一種標準的、開放的、可互操作的軟件平臺。波形是為了實現(xiàn)信息的無線傳輸對信息的一系列變換，包括無線通信雙方為實現(xiàn)信息傳輸而采用的所有協(xié)議。實現(xiàn)一套完整功能的軟件模塊或單元稱為組件。SCA的架構(gòu)如圖1所示。

SCA使用CORBA中間件技術(shù)屏蔽了操作系統(tǒng)、編程語言的差異為軟件開發(fā)提供了一個統(tǒng)一的編程環(huán)境，實現(xiàn)軟件無線通信中各種軟件組件的移植和重用，但是受處理器件特性和開發(fā)復雜度等因素的限制，在SHP上不運行CORBA中間件。

在SDR的信號處理中，數(shù)據(jù)流信號處理任務（濾波、編碼等）適合在DSP和FPGA等專用處理器（Specialized Hardware Processor，SHP）上實現(xiàn)，這些任務在許多的SDR應用都會用到，只需要對相關(guān)頻率進行調(diào)整就可以在不同SDR波形實現(xiàn)中復用，因此可以通過將處理任務分配到異構(gòu)處理器平臺上執(zhí)行來提高計算性能、降低功耗。但是異構(gòu)處理器平臺中計算性能的提升和功耗的降低是以軟件開發(fā)的復雜性的增加為代價的[5]。軟件無線電的分層結(jié)構(gòu)圖如圖2所示。

為了使不同平臺實現(xiàn)無縫通信并為上層軟件屏蔽底層通信接口的差異性，有效地支持向SHP上部署波形組件，實現(xiàn)消息的透明傳輸，需要設計異構(gòu)處理器上的互聯(lián)架構(gòu)屏蔽底層硬件差異為軟件應用提供透明的消息傳輸機制；實現(xiàn)軟件開發(fā)與硬件平臺設計的分離，提高系統(tǒng)開發(fā)效率，以提供對異構(gòu)處理器平臺上的軟硬件資源的抽象和管理，支持軟件框架對硬件設備的管理和控制。

JTRS先后提出了幾種硬件互聯(lián)結(jié)構(gòu)，包括HAL?C[6]，CP289[7]，MHAL[8]，MOCB[9]等，其中MHAL方案考慮了硬件的抽象和組件互聯(lián)是較為完善的解決方案。為波形組件和其他組件之間數(shù)據(jù)和控制流信息交互提供與SCA兼容的通信服務，但是由于國際武器管制組織的管制，MHAL方案的具體內(nèi)容不對外公開，為硬件抽象層的實現(xiàn)增大了難度。

2 主要設計思想

異構(gòu)處理器互連架構(gòu)的實現(xiàn)首先要對硬件模塊的對外接口進行抽象，將其與外界的交互進行獨立設計，即要實現(xiàn)底層屏蔽功能并為波形組件提供異構(gòu)處理器環(huán)境下透明的消息傳輸機制的硬件抽象層。帶有硬件抽象層的硬件平臺能為軟硬件開發(fā)提供便利的條件，能實現(xiàn)系統(tǒng)設計中軟件開發(fā)與硬件平臺設計的分離，降低系統(tǒng)開發(fā)的復雜程度和重要軟件組件接口的重新編寫，提高系統(tǒng)開發(fā)效率。針對GPP、DSP、FPGA組成的異構(gòu)處理器互連架構(gòu)設計的硬件抽象層如圖3所示。

第二，要實現(xiàn)傳遞數(shù)據(jù)在異構(gòu)處理器環(huán)境中的數(shù)據(jù)路由功能。由于專用處理器之間、專用處理器與通用處理器之間采用邏輯地址（logical Destination，LD）進行數(shù)據(jù)和控制信息的交換，因此硬件抽象層必須提供對傳遞數(shù)據(jù)的封裝、解析和分發(fā)功能。

第三，要支持配置查詢功能，SDR系統(tǒng)中一塊處理器上可能需運行多個組件，由于不同組件所需的端口數(shù)量、連接方式和消息長度等都有所不同，因此需要通過動態(tài)配置的方式使硬件抽象層能夠適應不同的組件需求，同時支持配置結(jié)果和運行狀態(tài)的動態(tài)查詢。

3 互連架構(gòu)的實現(xiàn)

在互聯(lián)架構(gòu)中，硬件抽象層通過屏蔽硬件平臺相關(guān)的底層通信機制、封裝標準的通信接口，實現(xiàn)波形組件間通信方式與硬件平臺的分離，提高了波形應用在異構(gòu)硬件平臺間的跨平臺可移植性；硬件抽象層收發(fā)模塊不關(guān)心收發(fā)數(shù)據(jù)的格式，對數(shù)據(jù)的封裝由硬件抽象層API采用統(tǒng)一報文格式進行封裝，調(diào)用硬件抽象層API收發(fā)數(shù)據(jù)；應用組件通過硬件抽象層API實現(xiàn)對組件的控制管理、寄存器尋址和數(shù)據(jù)端口間通信，支持應用組件的可復用、可移植和應用的動態(tài)部署。

3.1 數(shù)據(jù)報的構(gòu)造

為了支持異構(gòu)處理器中裝配控制器與組件控制端口、組件數(shù)據(jù)端口之間的互連互通，需要指定組件端口間傳輸數(shù)據(jù)的統(tǒng)一格式；保證不同硬件處理器能以相同的語義理解數(shù)據(jù)，以根據(jù)收到的數(shù)據(jù)進行正確的響應。

為了與MHAL規(guī)范兼容，硬件抽象層消息幀格式采用MHAL的幀格式如圖4所示。

每個處理單元上的每個波形組件都會提供若干信源函數(shù)和信宿函數(shù)，信源函數(shù)是發(fā)布硬件抽象層消息的線程，負責請求其他處理單元上的信宿函數(shù)執(zhí)行特定的操作，或返回本地處理單元上特定函數(shù)的執(zhí)行結(jié)果，信宿函數(shù)對硬件抽象層消息進行解析并執(zhí)行相關(guān)操作，每個信宿函數(shù)都由一個LD進行惟一的標識，從而使硬件抽象層通信函數(shù)能夠進行正確的路由轉(zhuǎn)發(fā)。硬件抽象層負責接收波形組件數(shù)據(jù)，并將報文發(fā)送到LD相匹配的目的處理器。同樣，從I/O接口驅(qū)動接收到數(shù)據(jù)后，將數(shù)據(jù)分發(fā)到與LD相匹配的波形組件上。

3.2 流量控制

硬件抽象層通信的流量控制在數(shù)據(jù)發(fā)送端實現(xiàn)，發(fā)送端根據(jù)傳輸鏈路中的數(shù)據(jù)量調(diào)整發(fā)送數(shù)據(jù)包的時間。硬件抽象層的實現(xiàn)中設計一個用于監(jiān)測通信鏈路狀態(tài)的線程，當通信鏈路中的數(shù)據(jù)包過于密集時向發(fā)送端發(fā)送消息，發(fā)送端經(jīng)過一個隨機延遲后再發(fā)送數(shù)據(jù)。

4 各處理器上互連架構(gòu)的設計

為了靈活地支持多種波形及不同的業(yè)務類型，提高物理信道的復用率，降低時延，提高傳輸效率，互連架構(gòu)的實現(xiàn)需要支持多線程、多優(yōu)先級并提供配置接口，基于包交換的互連架構(gòu)分層結(jié)構(gòu)如圖5所示。

硬件抽象層位于應用層之下，驅(qū)動層之上，由通信函數(shù)和接口組件兩部分組成：接口組件提供消息傳輸功能，負責將硬件抽象層消息通過外部傳輸鏈路向外部發(fā)送，或者從外部傳輸鏈路中接收硬件抽象層消息。GPP和DSP硬件抽象層接口組件為硬件驅(qū)動程序，F(xiàn)PGA硬件抽象層接口組件為硬件接口實體模塊；通信函數(shù)提供硬件抽象層消息的路由功能，負責將接口組件接收到的硬件抽象層消息或解析后的數(shù)據(jù)轉(zhuǎn)發(fā)到特定的信宿函數(shù)，或者將特定信源函數(shù)傳遞過來的硬件抽象層消息或數(shù)據(jù)封裝并通過接口組件向外發(fā)送。

4.1 GPP硬件抽象層設計

硬件抽象層設備提供的接口通過硬件抽象層設備組件進行封裝，為上層GPP波形組件提供數(shù)據(jù)收發(fā)和路由功能。GPP硬件抽象層的實現(xiàn)如圖6所示。

硬件抽象層設備根據(jù)目的組件的LD和物理通道的映射關(guān)系，通過相應的設備驅(qū)動將數(shù)據(jù)發(fā)送到與LD對應的處理器MHAL接口；反之，從與之互連的處理器的接口接收到數(shù)據(jù)后，根據(jù)接收數(shù)據(jù)與LD的映射關(guān)系，將報文轉(zhuǎn)發(fā)給與LD相匹配的GPP波形組件上。

4.2 DSP硬件抽象層設計

DSP硬件抽象層設備可以看做對DSP各種外圍設備接口提供的設備間通信機制的封裝， DSP上的不同物理通信接口（PCI、rapidIO、以太網(wǎng)、EMIF、異構(gòu)處理器I、GPIO等）提供的通信方式不盡相同，在速率、接口規(guī)范等方面有較大差異，因此需要對其進行不同方式的封裝。提供接口配置、驅(qū)動、容錯處理等機制，為DSP上的波形應用提供符合QoS要求的通信API。

4.3 DSP硬件抽象層模塊

DSP硬件抽象層如圖7所示，DSP硬件抽象層通過I/O接口驅(qū)動實現(xiàn)數(shù)據(jù)收發(fā)：當有數(shù)據(jù)從I/O接口到達時，MHAL設備從相應I/O接口驅(qū)動中接收這些數(shù)據(jù)，對其進行適當解析，根據(jù)LD將其分發(fā)給本地的波形組件；當本地的波形組件有數(shù)據(jù)要向外發(fā)送時，硬件抽象層設備對數(shù)據(jù)封裝，然后將處理后的數(shù)據(jù)通過I/O接口驅(qū)動向外部發(fā)送。

硬件平臺開發(fā)者實現(xiàn)DSP硬件抽象層中定義的標準接口函數(shù)。DSP上的波形應用通過將DSP硬件抽象層實體在編譯時聯(lián)編到波形應用中，實現(xiàn)DSP上的完整功能。

4.4 FPGA硬件抽象層設計

FPGA硬件抽象層應實現(xiàn)對外部I/O接口和外部存儲器訪問接口驅(qū)動的封裝，為FPGA波形組件提供一套標準的硬件抽象層接口時序，從而為波形組件提供異構(gòu)處理器環(huán)境下透明的消息傳輸機制，硬件抽象層對傳遞數(shù)據(jù)進行封裝、解析和分發(fā)，能夠?qū)Φ竭_數(shù)據(jù)進行解析，根據(jù)LD分發(fā)到對應的組件，同時對等待發(fā)送的數(shù)據(jù)進行適當封裝，發(fā)往LD所指定的組件。

硬件平臺開發(fā)人員負責提供FPGA中硬件抽象層的實體模塊，F(xiàn)PGA波形應用開發(fā)人員通過將FPGA硬件抽象層實體模塊例化到自己的設計中，實現(xiàn)完整的FPGA功能，經(jīng)過一起編譯后形成統(tǒng)一的映像加載到FPGA中運行。一個FPGA片內(nèi)只需要設計一個硬件抽象層設備，所有的波形組件與I/O接口驅(qū)動均連接到硬件抽象層設備。軟件無線電系統(tǒng)中同一塊FPGA上可能需運行多個組件，由于不同組件所需的端口數(shù)量、連接方式和消息長度等都有所不同，F(xiàn)PGA硬件抽象層通過動態(tài)配置的方式適應不同的組件需求，同時支持配置結(jié)果和運行狀態(tài)的動態(tài)查詢。

5 結(jié) 語

異構(gòu)多處理器平臺互連架構(gòu)通過硬件抽象層為波形應用提供了統(tǒng)一接口，實現(xiàn)了軟硬件的分離和組件間無縫通信，一般而言，對硬件接口的抽象層次越高，組件移植性越強，但可能存在復雜度高而性能降低的不足。尋找更加有效的軟硬件分離方法以及對接口抽象與性能之間關(guān)系的建模和量化研究將有助于異構(gòu)處理器互連架構(gòu)的設計。

參考文獻

[1]MITOLA J. The software radio architecture [J]. IEEE Communication Magazine， 1995， 33（5）： 26?38.

[2]ULVERSOY T. Software defined radio： challenges and opportunities [J]. IEEE communications Surveys and Tutorials， 2010，12（4）： 531?550.

[3]GOMEZ I. MAROJEVIC， V， GELONCH， A. ALOE： an Open?Source SDR execution environment with cognitive computing resource management capabilities [J]. IEEE Communications Magazine， 2011， 49（9）： 76?83.

[4]Anon. JTRS support and rationale document for the software communications architecture specification （version：2.2.2） [S]. Joint Tactical Radio System （JTRS） Joint Program Office， 2001.

[5]BIEBERLY F. Heterogeneous processing in software de?ned radio： flexible implementation and optimal resource mapping [D]. Blacksburg： the Virginia Polytechnic Institute and State University， 2012.

[6]JTR Joint. Specialized hardware supplement to the software communication architecture（SCA） specification [S]. [S.l.]： [s.n.]， 2004.

[7]JTRS JPO. Extension for component portability for specialized hardware processor（SHP）?change proposal 289 （CP289） [S]. [S.l.]： [s.n.]， 2005.

[8]JTRS JPO. Joint Tactical radio system （JTRS） standard modem hardware abstraction layer application program interface（API） [S]. [S.l.]： [s.n.]， 2007.