4×4片上網(wǎng)絡(luò)芯片的設(shè)計及FPGA驗證

摘 要： 片上網(wǎng)絡(luò)（NoC）被稱為是能夠從根本上解決復(fù)雜片上系統(tǒng)通信瓶頸問題的通信架構(gòu)。隨著VLSI工藝從亞微米、深亞微米到納米的不斷發(fā)展，使得NoC芯片設(shè)計成為可能。使用VHDL硬件描述語言完成了一款4×4 NoC 芯片的設(shè)計。芯片功能的FPGA的驗證結(jié)果表明，該芯片在100 MHz系統(tǒng)時鐘情況下工作正常，證明了設(shè)計的正確性。同時，基于180 nm HJTC 工藝庫完成了該款NoC芯片的物理設(shè)計。

關(guān)鍵詞： 片上網(wǎng)絡(luò)； FPGA驗證； 物理設(shè)計； 通信架構(gòu)

中圖分類號： TP391.9 文獻(xiàn)標(biāo)識碼： A 文章編號： 1004?373X（2013）08?0145?04

0 引 言

近年來迅速發(fā)展的片上多處理器系統(tǒng)（Multi?Processor System on a Chip，MPSoC）以其高速并行運算能力使其在智能手機、平板電腦、數(shù)字電視機頂盒等設(shè)備中得以廣泛使用。日益豐富的功能應(yīng)用對處理器運算能力不斷地提出更高的要求，提高處理器運算能有兩種可行的方法，一種方法是提高處理器的工作頻率，另一種方法就是采用片上多處理器系統(tǒng)；一方面由于制造工藝的限制使得處理器的工作頻率在短期內(nèi)不會有較大的突破，另一方面由于處理器工作頻率越高就意味著工藝尺寸越小，而工藝尺寸的縮小意味著更高的設(shè)計難度、制造成本和更大的風(fēng)險，所以更高的數(shù)據(jù)運算能力要求處理器數(shù)進(jìn)一步增加，但是當(dāng)處理器數(shù)>6時總線架構(gòu)不適用于 任務(wù)計算/通信比 較大的多處理器系統(tǒng)，而當(dāng)處理器數(shù)不少于16時需要采用更高級的通信方案[1]。片上網(wǎng)絡(luò)（NoC）便是將來大規(guī)模多處理器片上系統(tǒng)的主要通信架構(gòu)。

片上網(wǎng)絡(luò)（Network on Chip，NoC）技術(shù)將計算機網(wǎng)絡(luò)技術(shù)移植到芯片設(shè)計中，在芯片上實現(xiàn)了處理器的本地訪問在本地實現(xiàn)，處理器間的信息交互由網(wǎng)絡(luò)來完成，實現(xiàn)了全局異步和局部同步的通信，且使芯片資源更加豐富。……