一種低電壓低靜態(tài)電流LDO的電路設(shè)計(jì)
2013-04-12 00:00:00楊陽(yáng)鄒娜毛小鷗
現(xiàn)代電子技術(shù) 2013年4期
摘 要： 設(shè)計(jì)一種低電壓低靜態(tài)電流的線性差穩(wěn)壓器。傳統(tǒng)結(jié)構(gòu)的LDO具有獨(dú)立的帶隙基準(zhǔn)電壓源和誤差放大器，在提出一種創(chuàng)新結(jié)構(gòu)的LDO，把帶隙基準(zhǔn)電壓源和誤差放大器合二為一，因而實(shí)現(xiàn)了低靜態(tài)電流消耗的目的。設(shè)計(jì)采用CSMC 0.5 μm雙阱CMOS工藝進(jìn)行仿真模擬，這種結(jié)構(gòu)LDO在輕負(fù)載情況下靜態(tài)電流僅為1.7 μA，輸出暫態(tài)電壓最大變化為9 mV。
關(guān)鍵詞： LDO； 電源管理電路； 低功耗設(shè)計(jì)； 雙阱CMOS工藝
中圖分類號(hào)： TN911?34 文獻(xiàn)標(biāo)識(shí)碼： A 文章編號(hào)： 1004?373X（2013）04?0130?03
