高分辨率視頻圖像處理中SDRAM控制器的設計

摘 要： 本文介紹了一種基于FPGA的用于高分辨率視頻圖像處理的SDRAM控制器的設計方法。通過設置SDRAM的工作狀態，使其工作在猝發模式。在視頻時序信號控制下，用多行連續的SDRAM存儲空間，存取視頻數據。并在數據接口部分增加FIFO，緩存一行視頻，在像素時鐘控制下，實現視頻數據實時的存儲和讀取。通過改變相關參數，能對所有VESA分辨率視頻流進行操作。具有通用性強、系統復雜度低、可靠性高、可擴展等特點。在某型號的機載大屏顯示器系統中，用該SDRAM控制器實現了圖像的翻轉等功能，也驗證了該控制器的實用性。

關鍵字： 高分辨率視頻圖像處理； 高速緩存； SDRAM控制器； FPGA

中圖分類號： TN911?34 文獻標識碼： A 文章編號： 1004?373X（2013）12?0097?03

0 引 言

隨著人們對視頻圖像的清晰度和細節顯示要求的不斷提高，高分辨率、高bit位的視頻標準相繼被推出。造成了數據處理速度和數據處理量極大的增加，也給數據緩存的容量和控制提出較高的要求。在常用的存儲器中，SDRAM具有大容量和高速度的特點，并且價格也比較便宜，在視頻圖像處理中被廣泛的用于圖像緩存[1]。在基于FPGA的高分辨率視頻圖像處理系統中，不可避免地會涉及到用FPGA實現SDRAM控制器的方法[2]。但由于SDRAM的操作方式較復雜，常見的控制器支持的視頻分辨率普遍都不高。在高分辨率的視頻圖像已經普及的今天，支持高分辨率的SDRAM控制器的設計也已經被越來越多的視頻圖像處理人士關注。本文介紹的這種控制器，采用的是Micron 公司的MT48LC4

1 SDRAM基本操作[4]