基于OMAPL138的高速信號處理系統信號完整性分析

摘 要： 以基于OMAPL138的高速數字信號處理系統為例，分析了信號完整性在高速電路設計中的重要性及問題產生原因，通過仿真提出了信號完整性問題中的反射和串擾的解決方案，并具體闡述了在實際工程設計中如何控制高速信號的時序，以及如何保證電源系統的完整性。實踐證明，高速數字電路設計中，保證信號完整性可以有效的保障系統的穩定運行，提高設計的一次成功率。

關鍵詞： 信號完整性； OMAPL138； 反射； 串擾； 電源完整性

中圖分類號： TN911.6?34 文獻標識碼： A 文章編號： 1004?373X（2013）12?0089?03

0 引 言

當今的數字電路設計中，隨著用戶需求的提高、半導體工藝的不斷發展，處理器芯片的速度越來越快、密度越來越大、面積越來越小[1]。與低速數字電路設計相比，高速數字電路設計不僅要保證電路原理圖設計的正確性，還要考慮當數字信號的上升時間減小到一定程度時，無源元件的電容、電感特性所導致的信號完整性問題。如果信號完整性問題在電路設計中被忽略，將會導致系統不穩定或無法運行，甚至整個設計都要被推翻，極大地降低了設計效率[2]。

所以，為了提高高速數字電路設計的首次成功率，信號完整性問題得到了越來越普遍的關注。這里結合OMAPL138的高速信號處理系統，對如何解決高速數字電路中的信號完整性問題進行了具體的闡述。

1 系統簡介

該系統是基于OMAPL138的高速信號處理系統， OMAPL138是整個系統的核心。OMAPL138是美國德州儀器（TI）新推出的DSP+ARM雙核架構的高性能處理器，其主頻最高可達456 MHz，支持浮點運算，不僅具有DSP超強的數字信號處理能力，又面向應用，具備ARM的豐富外設接口的特點，其外設接口包括EMIFA、EMIFB，UART，EMAC等[3]。DSP核和ARM核通過片內共享內存區域進行相互通信[4]。

系統硬件結構圖如圖1所示。系統包括NAND FLASH模塊、DDRⅡ模塊、VME總線模塊、串口模塊和網口模塊。除了VME總線模塊需要通過FPGA進行EMIFA到VME的接口轉換外，其他模塊都與OMAPL138相應的外設接口直接連接。其中，NAND FLASH模塊用于存放引導程序、內核和文件系統；DDRⅡ模塊用于系統運行時過程文件和臨時數據的存儲[5]；VME總線模塊和網口模塊用于與其他系統的數據通信；串口模塊用于連接上位機，系統調試時，可以打印調試信息。

該系統應用在光刻機的物鏡控制箱中。系統工作時，首先通過網口接收數據采集卡發送的物鏡中鏡片的位置、溫度等信息，然后經由OMAPL138進行高速數據處理，最后通過VME總線向驅動板卡發送處理后的數據，由驅動板卡對鏡片的位置、溫度等進行調整。

2 信號完整性分析與仿真

常見的信號完整性問題主要包括：單條傳輸線的信號反射、相鄰傳輸線之間的信號串擾、時序控制以及電源完整性問題等。

在該系統中，高速信號的信號完整性特性主要表現在OMAPL138與DDRⅡ的接口上，DDRⅡ的時鐘最高可達312 MHz，地址、數據和控制信號頻率為時鐘的[12]，即156 MHz。下面主要以此接口為例，對信號完整性進行分析，并在Cadence軟件環境下進行仿真說明。

2.1 單條傳輸線的信號反射

對于單條信號線來說，幾乎所有的信號完整性問題都來源于信號傳輸路徑上的阻抗不連續性所導致的反射。解決信號反射問題有三種方法：降低系統時鐘頻率、縮短PCB走線和端接阻抗匹配。第一種降低了系統的運行效率，第二種需要增加PCB板的層數，提高了設計成本，顯然這兩種方法都不可取，第三種是最有效的解決方法。端接阻抗匹配包括源端端接和終端端接，源端端接主要應用于消除二次反射；終端端接又可分為并聯匹配、戴維寧匹配、交流中斷匹配、二極管匹配和串聯匹配[6]。幾種匹配方式中，只有串聯匹配最適用于大規模并行總線的的阻抗匹配應用，所以對于DDRⅡ的地址、數據和控制總線都采用串聯端接阻抗匹配。

2.2 相鄰傳輸線間的信號串擾

形成串擾的原因有兩種，分別是電感性耦合和電容性耦合，它們會導致向前、向后兩種類型的串擾。串擾的產生和強度大小取決于傳輸線中電流的變化和走線的距離，電流變化的越快、走線距離越近，耦合就越強，串擾就越嚴重。因此，解決串擾問題的方法有兩種，分別是降低信號速率和增加走線間距。由于降低信號速率會影響系統的性能，所以應采用增加走線間距的方式來減小相鄰傳輸線間的信號串擾。

2.3 時序控制

在高速數字電路設計中，對時序的要求非常嚴格，具體時序要求包括信號發送端的時序、傳輸路徑上的延時和信號接收端的時序。在PCB的實際設計中，就要通過控制傳輸線的阻抗和傳播延時滿足信號發送端和接收端對信號建立時間和保持時間的要求[7]。

2.4 電源完整性

關于電源完整性，在高速數字電路設計中，旁路電容和去耦電容的使用也非常重要。其作用主要包括：為各種噪聲提供流通到地平面的低阻抗通路；當電源波動較大時，通過儲能為器件供電，保證電源的穩定性。在本系統中，有源器件的每個電源引腳與地之間都布置了0.1 μF的電容，同時整個電路板上布置了若干大容量鉭電容。需要注意的是，電容的位置要盡量靠近器件的電源引腳；電容引腳走線盡可能短，因為引線越長，電感性的越強，電容的作用就越小。

3 結 語

現代高速數字電路設計中，信號完整性問題扮演著越來越不可忽視的角色。基于OMAPL138的高速信號處理系統，在測試中，沒有發現因為信號完整性問題而使系統運行不穩定的情況。實踐證明，分析信號完整性問題的產生原因，通過仿真得到解決信號完整性問題的方案，可以有效地防止反射、串擾等信號完整性問題對高速數字電路系統的運行產生影響，極大的提高了高速數字電路設計的一次成功率。

參考文獻

[1] 王劍宇，蘇穎.高速電路設計實踐[M].北京：電子工業出版社，2011.

[2] 霍爾.高速數字系統設計[M].北京：機械工業出版社，2005.

[3] 李心陽，唐厚君.基于OMAPL138的電能質量監測系統的設計[J].微計算機信息，2011，27（6）：78?80.

[4] 欒小飛.OMAPL138雙核系統的調試方案設計[J].單片機與嵌入式系統應用，2012（1）：16?19.

[5] 趙海舜，王志平，季曉燕.基于Cadence的DDRⅡ仿真設計[J].電子科技，2010，23（8）：5?8.

[6] 邱燕軍，申功勛.基于DSP+FPGA的高速信號采集與處理系統的信號完整性分析[J].測控技術，2007，26（12）：8?10.

[7] 覃婕，閻波，林水生.基于Cadence_Allegro的高速PCB設計信號完整性分析與仿真[J].現代電子技術，2011，34（10）：169?171.

[8] Texas Instruments. OMAP?L138 C6000 DSP+ARM processor [EB/OL]. [2010?05?30]. http：//www.ti.com/product/omap?l138.

[9] 曾斯堅，周凌宏.基于DSP的圖像處理平臺的信號完整性分析[J].電子產品可靠性與環境試驗，2008，26（4）：39?41.