基于OMAPL138的高速信號處理系統信號完整性分析

摘 要： 以基于OMAPL138的高速數字信號處理系統為例，分析了信號完整性在高速電路設計中的重要性及問題產生原因，通過仿真提出了信號完整性問題中的反射和串擾的解決方案，并具體闡述了在實際工程設計中如何控制高速信號的時序，以及如何保證電源系統的完整性。實踐證明，高速數字電路設計中，保證信號完整性可以有效的保障系統的穩定運行，提高設計的一次成功率。

關鍵詞： 信號完整性； OMAPL138； 反射； 串擾； 電源完整性

中圖分類號： TN911.6?34 文獻標識碼： A 文章編號： 1004?373X（2013）12?0089?03

0 引 言

當今的數字電路設計中，隨著用戶需求的提高、半導體工藝的不斷發展，處理器芯片的速度越來越快、密度越來越大、面積越來越小[1]。與低速數字電路設計相比，高速數字電路設計不僅要保證電路原理圖設計的正確性，還要考慮當數字信號的上升時間減小到一定程度時，無源元件的電容、電感特性所導致的信號完整性問題。如果信號完整性問題在電路設計中被忽略，將會導致系統不穩定或無法運行，甚至整個設計都要被推翻，極大地降低了設計效率[2]。

所以，為了提高高速數字電路設計的首次成功率，信號完整性問題得到了越來越普遍的關注。這里結合OMAPL138的高速信號處理系統，對如何解決高速數字電路中的信號完整性問題進行了具體的闡述。

1 系統簡介

該系統是基于OMAPL138的高速信號處理系統， OMAPL138是整個系統的核心。OMAPL138是美國德州儀器（TI）新推出的DSP+ARM雙核架構的高性能處理器，其主頻最高可達456 MHz，支持浮點運算，不僅具有DSP超強的數字信號處理能力，又面向應用，具備ARM的豐富外設接口的特點，其外設接口包括EMIFA、EMIFB，UART，EMAC等[3]。……