摘 要: 設計一款可用于稱重傳感器ADC的高精度2?1級聯結構Sigma?Delta調制器。在考慮非理想因素的前提下,采用Matlab/Simulink數學建模和仿真表明,在信號帶寬為20 Hz,過采樣率為1 024的情況下,該調制器的信噪比為170.7 dB。采用Charter 0.35 μm工藝對該調制器進行電路級設計并用Spectre仿真,電路信噪比為144.8 dB,該結果高于22位要求的135 dB。
關鍵詞: 過采樣率; Sigma?Delta調制器; ADC; 電路信噪比
中圖分類號: TN911?34 文獻標識碼: A 文章編號: 1004?373X(2013)12?0025?04
0 引 言
隨著模數轉換器(ADC)設計高速發展,Sigma?Delta ADC由于其對工藝非理想因素的抗干擾能力強和VLSI設計的兼容性,使其成為高精度ADC設計主流方法。Sigma?Delta 調制器是Sigma?Delta ADC的重要組成部分,它采用過采樣和噪聲整形技術[1]對信號進行量化和頻移,是實現高精度ADC的基礎。而且,隨著半導體市場不斷細分,ASIC設計成為未來芯片設計的主流方向。
因此,這里將設計一款專門應用于稱重傳感器ADC的高精度Sigma?Delta調制器,信號帶寬為20 Hz,信噪比在144 dB以上。
首先,選定調制器的結構并且對其進行Matlab/Simulink數學建模;其次,在考慮非理想因素的情況下,采用Cadence對調制器整體電路設計和仿真。
1 系統建模和仿真
其次,采用控制變量法對積分器中運放的各個指標進行大量仿真,可以給出滿足信噪比要求的一組最最優運放指標。
2 非理想因素對調制器的影響
調制器的非理想因素主要是運放的非理想性和量化器的非理想性以及開關電容失配和時鐘的抖動等??紤]到該設計屬于低頻應用,主要分析運算放大器的增益,熱噪聲和閃爍噪聲。
2.1 運算放大器的有限增益
2.2 熱噪聲與閃爍噪聲
3 積分器的設計
全差分運算放大器是設計積分器的關鍵。根據前面Matlab/Siulink建模,以及非理想因素的分析。采用如圖3所示的運算放大器結構,該運放采用以P管為輸入管的折疊式運算放大器。
4 比較器的設計
比較器的設計主要考慮精度和失調電壓,但在Sigma?Delta調制器中,由于比較器的輸出要反饋到積分器中,降低了失調電壓和精度的影響,因此,放寬了對比較器性能指標的要求。
這里采用[5]中的再生比較器可以滿足要求。仿真結果是比較器的精度為5 mV傳輸延時為450 ps。
5 調制器整體電路的實現及仿真
當輸入幅值為0. 8 V,頻率為10 Hz的正弦波,過采樣率為1 024時,兩級調制器輸出0,1串碼。
采用Matlab對數字消除邏輯編碼,并對輸出串碼進行處理,可以給出數字消除邏輯的輸出范圍在[-6,7]之間,將結果向左平移0.5個單位,如圖6所示,從疏密可以觀察到正弦波的輪廓。
計算信噪比(SNR)[6]為152 dB,如圖7所示。
6 結 語
本文正向設計實現了一款22位高精度Sigma?Delta調制器。
通過Matlab/Simulink數學建模,并且對非理想因素的影響進行分析,采用Charter 0.35 μm工藝對調制器整體電路設計和使用Spectre仿真,信噪比達到設計要求,可以應用于高精度稱重傳感器A/D的設計。
參考文獻
[1] SCHREIER R, TEMES G C. Delta?Sigma data Converters [M]. 北京:科學出版社,2007.
[2] RIO R D, MEDEIRO F. CMOS cascade Sigma?Delta modulators for sensors and telecom [M].北京:科學出版社,2007.
[3] PARHI K K. VLSI數字信號處理系統設計與實現[M].陳弘毅,譯.北京:機械工業出版社,2004.
[4] Behzad Razavi.模擬CMOS集成電路設計[M].陳貴燦,譯.西安:西安交通大學出版社,2002.
[5] 孫艷,吳建輝,陸生禮,等.一種動態開關電容運算放大器共模負反饋電路[J].電路與系統學報,2004(1):55?58.
[6] 李威.Sigma?Delta ADC的研究與設計[D].廈門:廈門大學,2010.
[7] IEEE. Std 1057 IEEE trial?use standard for digitizing wave recorders [S]. New York: IEEE press, 1989.
[8] 薛靜,欒英姿.音頻ADC中Sigma?Delta調制器的工作原理和穩定性研究[J].電子科技,2008(6):13?17.