基于噪聲抵消和線性度提高的差分LNA的設計

紀 娜，何國榮

0 引言

低噪聲放大器(LNA)是射頻接收機前端的主要部件。由于其位于接收機前端,所以它需要有較低的噪聲系數,并具有足夠的增益來抑制后面各級噪聲對系統的影響,同時要求有一定的線性度來保證不失真的接收射頻信號,另外為了達到功率最大傳輸或最小的噪聲系數,LNA的輸入阻抗應該與前端源阻抗匹配。

由于電感負反饋的共源LNA優越的噪聲特性，得到了廣泛的應用[1-3]。共柵LNA能夠很容易地實現輸入阻抗的匹配，但是卻具有較差的噪聲性能[4]，交叉耦合電容技術能夠降低共柵LNA結構中的柵極對輸出端口的噪聲貢獻，從而優化噪聲特性[5]，然而在共源共柵 LNA中，共柵晶體管源端的寄生電容會對整個LNA的噪聲特性造成影響。本文中，引入一對電感與交叉耦合電容相連，消除了共柵極噪聲，一定程度上提高了LNA的線性度和增益。

1 噪聲抵消

本文設計了一種差分形式的LNA，電路圖如圖1所示：

圖1 提出的LNA電路結構

Lg，Ls主要完成輸入端口的匹配，輸出端增加一個電阻Rd以提高電路的穩定度，Rd，Ld，Cout1和Cout2完成輸出端口的匹配，Cb，Cout1用于隔離直流信號，Vdd是電源接點，Vb1、Vb2分別為 M1、M2提供偏置電壓。為了抵消共柵晶體管產生的噪聲，并提高LNA的線性度，在圖1的X點處引入一對交叉耦合的電容Cc，其電容值遠遠大于M2柵源極之間的寄生電容 Cgs2，并在 M2的柵極加入一對電感 Ladd，此改進技術如圖1中虛線所示[6]。

在工作頻率ω0下，圖1中X點處的等效輸入電導為公式（1）：

其中gm2為M2的跨導。

在ωCc遠遠大于ωCgs2-(1/ωLadd)的情況下，X點處的等效輸入電納為公式（2）：

其中Csb2為M2源極對襯底之間的寄生電容，Cgd1為M1柵漏極之間的寄生電容，Cdb1為M1漏極對襯底之間的寄生電容。當等效電納等于0時，X點處的寄生電容效應就可被消除，如公式（3）：

引入此技術后得到的LNA的噪聲系數為[6]公式（4）：

其中F1為M1的噪聲，Fc為M2的噪聲，Rs為源阻抗，C2為M5與偏置相關的參數，gd02為M2管零偏時的漏極電導，ωT是截止頻率。

由此可見，當滿足式(3)時，可使等效電納等于 0，從而共柵管的噪聲Fc可被消除掉[7]。

2 線性度提高

對于共源共柵結構的LNA，線性度主要取決于共源級晶體管，然而當共源級的電壓增益較大時，共柵級將對整個LNA的線性度起主要影響。為了在高增益下得到較高的線性度，必須提高共柵級的線性度。引入交叉耦合電容和電感技術的 LNA就可消除共柵級對線性度的影響。改進后的LNA的輸出電流為公式（5）

其中i1為共源級的輸出電流，Vgs2為 M2的柵源極間電壓，且公式（6）

若滿足遠大于ωCc遠遠大于ωCgs2-(1/ωLadd)且電感Ladd和X點處的寄生電容在工作頻率處共振，如公式（7）：

進而得公式（8）

可得出LNA的線性度只取決于共源級，共源級并不影響LNA的線性度。

3 增益提高

在輸入阻抗匹配的情況下，傳統的電感負反饋共源共柵結構的LNA的增益為公式（9）

其中公式（10）

式中Qin為LNA輸入網絡的品質因數；Z0為LNA電路的輸出阻抗；CX是圖1中X點處的總寄生電容。當采用圖1虛線部分所示的技術后，共源結構的LNA的增益變為公式（11）

當BeffX等于0時，LNA的增益為公式（12）

可以看出，與式（9）相比，增益得到了一定程度的提高。

4 LNA仿真結果

電路設計采用了 TSMC 0.18μm CMOS工藝庫，使用ADS2009軟件進行電路的仿真和優化。小信號S參數如圖2所示：

圖2(a)S11,S22隨頻率的變化關系

圖2(b)S21,S12隨頻率的變化關系

從圖中可以看出，在工作的中心頻率 2.45GHz處，S21為17.8dB，表現出較高的增益；S11和S22分別小于-30dB和-35dB，表明端口反射較小；S12小于-40dB，表明反向隔離度較高；噪聲系數隨頻率的變化曲線如圖3所示：

圖3 噪聲系數隨頻率的變化關系

在中心頻率點2.45GHz的噪聲系數為 1.3dB；使用雙音測量法測量輸入三階交調點IIP3，輸入射頻功率為-40dBm，輸出頻譜如圖4所示：

圖4 雙音測量法輸出頻譜

可得IIP3=-40+(-25.9-(-104.1))/2=-0.9dBm，表現出電路較高的線性度，在 1.8V電源電壓供電的情況下，功耗為9.36mW，小于10mW。

5 結論

設計了一個中心頻率為 2.45GHz的差分低噪聲放大器。主要考慮傳統的共源共柵結構 LNA的共柵級對 LNA的噪聲、增益和線性度的影響。通過在共柵級上引入一對交叉耦合電容和電感，以消除共柵級的噪聲并提高放大器的線性度和增益。仿真結果顯示，在 2.45GHz時，整個電路能夠提供 17.8dB的正向功率增益，噪聲系數為 1.3dB，IIP3為-0.9dBm，直流功耗 9.36mW，同時輸入輸出匹配和反向隔離性能良好。

[1]Madan A,McPartlin M J,Masse C,et al.A 5 GHz 0.95 dB NF Highly Linear Cascode Floating-Body LNA in 180 nm SOI CMOS Technology [J].IEEE Microwave and Components Letters.2012,22 (4):200-202.

[2]Belostotski L,Haslett J W,“Noise figure optimization of inductively degenerated CMOS LNAs with integrated gate inductors [J].IEEE Transactions on Circuits and Systems.2006,53(7): 1409 –1422.

[3]Sakian P,Janssen E,Roermund A H,et al.Analysis and Design of a 60 GHz Wideband Voltage-Voltage Transformer Feedback LNA [J].IEEE Transactions on Microwave Theory and Technology.2012,60(3): 702-713.

[4]Darabi H,Abidi A A.A 4.5 mW 900-MHz CMOS receiver for wireless paging [J].IEEE J.Solid-State Circuits.2000,35(8): 1085–1096.

[5]Ziabakhsh S,Alavi-Rad H,Yagoub M C E.A high-gain low-power 2–14 GHz ultra-wide-band CMOS LNA for wireless receivers [J].Int.J.Electron.Commun.2012,66(9): 727-731.

[6]Fan X,Zhang H,Edgar S S.A Noise Reduction and Linearity Improvement Technique for a Differential Cascode LNA [J].IEEE Journal of Solid-State Circuit.2008,43(3): 588-599.

[7]劉華珠，賀前華.基于噪聲相消和線性度提高的低噪聲放大器 [J].華中科技大學學報（自然科學版）.2009,37(3): 43-45.