基于FPGA的矩陣開(kāi)關(guān)控制系統(tǒng)的設(shè)計(jì)及應(yīng)用

劉 秀，孫士平，李 濤 （長(zhǎng)江大學(xué)電子信息學(xué)院，湖北 荊州434023）

隨著紡織技術(shù)的不斷進(jìn)步和發(fā)展，各類紡織品對(duì)紗線品質(zhì)的要求也不斷提高，紡織工藝和紡紗機(jī)的可靠性、通用性及易操作性都受到了挑戰(zhàn)，而通常使用的斷紗重新接頭控制方法又難以滿足龐大的輸入輸出端口和經(jīng)濟(jì)效益兼顧的要求，因此，研制出一套可靠性高、操作方便、性價(jià)比高的紡紗機(jī)重新接頭控制系統(tǒng)是非常有必要的。下面，筆者采用FPGA外掛單片機(jī)構(gòu)成了一套矩陣開(kāi)關(guān)控制系統(tǒng)。因?yàn)镕PGA的運(yùn)行速度快，有豐富的I／O資源并且I／O端口定義靈活，能夠滿足龐大的輸入輸出口的要求，單片機(jī)構(gòu)成的上位機(jī)數(shù)傳系統(tǒng)便于接頭工藝的數(shù)據(jù)設(shè)置和傳輸。運(yùn)用矩陣開(kāi)關(guān)的原理來(lái)設(shè)置輸入輸出的對(duì)應(yīng)關(guān)系，滿足了氣流紡紗機(jī)斷紗接頭控制中的模塊化、智能化、集成化的生產(chǎn)要求。

1 基于FPGA的大規(guī)模矩陣開(kāi)關(guān)的結(jié)構(gòu)

矩陣開(kāi)關(guān)是指結(jié)構(gòu)為行列交叉排布的開(kāi)關(guān)產(chǎn)品，用于切換各種信號(hào)的輸入和輸出，一般為M＊N的矩陣結(jié)構(gòu)，指多個(gè)輸入的情況下可以有多個(gè)輸出的選擇，但每一路輸出只能接通某一路輸入，而每一路輸入?yún)s可以同時(shí)接通不同的輸出，也就是說(shuō)可以使系統(tǒng)一對(duì)一或者一對(duì)多的進(jìn)行輸入輸出，完成對(duì)指定信號(hào)的轉(zhuǎn)接。

由于氣流紡斷紗接頭自動(dòng)控制系統(tǒng)具有數(shù)量龐大的I／O接口，為了滿足不同信號(hào)的路由需求，使行列能夠靈活配置，并且能夠快速地動(dòng)作，實(shí)時(shí)地切換，為此筆者使用FPGA構(gòu)成矩陣開(kāi)關(guān)系統(tǒng)［1-4］，根據(jù)電路原理，利用芯片內(nèi)部電路的導(dǎo)通與關(guān)閉進(jìn)行接通與關(guān)斷，并通過(guò)電平來(lái)控制輸出信號(hào)的選擇，即繼電器的通斷，從而很好的完成氣流紡斷紗接頭自動(dòng)控制系統(tǒng)的設(shè)計(jì)要求。

筆者設(shè)計(jì)的矩陣開(kāi)關(guān)模塊主要由控制電路、驅(qū)動(dòng)電路和繼電器陣列組成，通過(guò)控制矩陣開(kāi)關(guān)，將信號(hào)切換到相應(yīng)端口。原理框圖如圖1所示。

圖1 矩陣開(kāi)關(guān)模塊的框圖

2 控制系統(tǒng)硬件設(shè)計(jì)

系統(tǒng)硬件設(shè)計(jì)采用單片機(jī)作為上位機(jī)控制系統(tǒng)［5］，采用FPGA作為核心邏輯控制的下位機(jī)系統(tǒng)［6-11］?？刂葡到y(tǒng)的硬件結(jié)構(gòu)框圖如圖2所示。圖2中主控制器通過(guò)RS485總線與FPGA進(jìn)行串行通信，它是一種相對(duì)經(jīng)濟(jì)、具有相當(dāng)高噪聲抑制、相對(duì)高的傳輸速率的通信平臺(tái)，發(fā)送命令給FPGA控制其運(yùn)行。FGPA采用的是TQFP封裝的 ALTERA Cyclone，具有144個(gè)引腳，最大可使用I／O引腳為104個(gè)。接口及控制電路選用EP1C3T144C8N設(shè)計(jì)，主要包括初始化電路、鎖存電路等，其中初始化電路主要完成接口的初始化設(shè)定，在接到復(fù)位、清零、結(jié)束等命令后，能夠使系統(tǒng)正常返回到初始狀態(tài)。設(shè)計(jì)中選擇48V繼電器作為矩陣開(kāi)關(guān)的控制繼電器，由于接口電路送入的控制繼電器工作的控制信號(hào)為TTL電平，因此需要用到驅(qū)動(dòng)電路，驅(qū)動(dòng)電路的作用主要是將FPGA送出的小電流信號(hào)放大到足夠驅(qū)動(dòng)繼電器工作，將這里的TTL電平轉(zhuǎn)化為48V，以控制繼電器實(shí)現(xiàn)信號(hào)的切換。

2．1 上位機(jī)

上位機(jī)系統(tǒng)由單片機(jī)、鍵盤、顯示器構(gòu)成，單片機(jī)采用STC89LE52RC設(shè)計(jì)。該系統(tǒng)上位機(jī)可以通過(guò)鍵盤設(shè)置10～990ms（時(shí)間增減單位為10ms）步進(jìn)連續(xù)的時(shí)間信號(hào)來(lái)滿足斷紗接頭所需要的不同的延時(shí)需求，并且將延時(shí)時(shí)間同步顯示在液晶顯示屏上并且實(shí)時(shí)發(fā)送給下位機(jī)系統(tǒng)。

2．2 下位機(jī)

下位機(jī)系統(tǒng)由FGPA運(yùn)算控制核、檢測(cè)電路、功率驅(qū)動(dòng)電路構(gòu)成，每路信號(hào)檢測(cè)端口分別對(duì)應(yīng)2路功率輸出端口，F(xiàn)PGA能夠靈活接收上位機(jī)發(fā)送來(lái)的控制邏輯進(jìn)行邏輯控制，并且能時(shí)刻對(duì)輸入信號(hào)的上升沿和下降沿進(jìn)行檢測(cè)和濾波處理，即當(dāng)下位機(jī)接收到信號(hào)檢測(cè)單元的斷紗信號(hào) （檢測(cè)點(diǎn)的電平躍變）后，傳給相應(yīng)的FPGA，并經(jīng)其運(yùn)算處理后，通過(guò)對(duì)應(yīng)的輸出通道端口推動(dòng)對(duì)應(yīng)的功率輸出模塊組件，多單元控制系統(tǒng)能并行與上位機(jī)進(jìn)行級(jí)聯(lián)，便于模塊化擴(kuò)展，與功率輸出驅(qū)動(dòng)模塊組件之間采用可拔插的連接方式，方便逐一調(diào)試和元件的更換。

圖2 控制系統(tǒng)的硬件結(jié)構(gòu)框圖

3 軟件設(shè)計(jì)

3．1 上位機(jī)

單片機(jī)通過(guò)RS485串行總線與FPGA進(jìn)行通信，上電后，單片機(jī)首先進(jìn)行初始化，包括串口、液晶顯示器、定時(shí)器等，然后進(jìn)行鍵盤掃描，如果有鍵按下，則執(zhí)行相關(guān)的加減操作和讀寫(xiě)操作，并同步顯示在LCD和數(shù)碼管上，中斷服務(wù)程序主要完成數(shù)據(jù)的收發(fā)工作。RS485采用平衡發(fā)送和差分接收，具有抑制共模干擾的能力，采用半雙工工作方式，任何時(shí)候只能有一點(diǎn)處于發(fā)送狀態(tài)，所以，發(fā)送電路須由使能信號(hào)加以控制。

3．2 下位機(jī)

FPGA采用直接的I／O方式進(jìn)行通信，通過(guò)編程來(lái)設(shè)置輸入輸出的對(duì)應(yīng)關(guān)系，當(dāng)檢測(cè)單元檢測(cè)到信號(hào)的躍變時(shí)，通過(guò)FPGA的內(nèi)部邏輯運(yùn)算，對(duì)應(yīng)的輸出得到高電平后動(dòng)作，通過(guò)光耦合器使繼電器線圈導(dǎo)通，從而使常開(kāi)觸點(diǎn)閉合，驅(qū)動(dòng)電路導(dǎo)通。在CLK的上升沿，F(xiàn)PGA內(nèi)部邏輯工作。CLR信號(hào)是全局清零信號(hào)，可以使FPGA的輸出全部為零。不過(guò)值得注意的是，F(xiàn)PGA的輸出引腳都有鎖定功能，也就是說(shuō)在新指令到達(dá)之前，各I／O端口都保持原來(lái)狀態(tài)不變。

送到FPGA的I／O端口上的信號(hào)，只有時(shí)鐘信號(hào)CLK的驅(qū)動(dòng)下，其輸出狀態(tài)才會(huì)改變。由于I／O口的輸出只有高低2種電平，所以可以在每次時(shí)鐘信號(hào)CLK上升沿到來(lái)時(shí)改變I／O的狀態(tài)。程序描述為：

內(nèi)部模塊圖如圖3所示。

4 系統(tǒng)聯(lián)機(jī)特性

該系統(tǒng)通過(guò)一個(gè)上位機(jī)系統(tǒng)和9個(gè)下位機(jī)系統(tǒng)連接，組成自動(dòng)接頭控制系統(tǒng)，聯(lián)機(jī)圖如圖4所示。在圖4所示的系統(tǒng)中，根據(jù)氣流紡紗機(jī)的轉(zhuǎn)速和所紡紗的規(guī)格，選用相應(yīng)的接頭時(shí)間，通過(guò)對(duì)上位機(jī)進(jìn)行簡(jiǎn)單的設(shè)置，可以很好的完成RU-14德國(guó)氣流紡216路錠位的自動(dòng)接頭控制。

圖3 FPGA內(nèi)部模塊視圖

圖4 系統(tǒng)聯(lián)機(jī)圖

5 結(jié) 語(yǔ)

基于FPGA的矩陣開(kāi)關(guān)極大地提高了系統(tǒng)的速度和精度，可靠性好，已經(jīng)在湖北圣聯(lián)紡織有限公司、廣州花都百翔紡織有限公司、廣州東莞民生紡織品有限公司等得到了廣泛的推廣和應(yīng)用，具有很好的應(yīng)用前景。

［1］張洪剛，刑煥革，王德石，等 ．基于FPGA的大規(guī)模矩陣開(kāi)關(guān)設(shè)計(jì) ［J］．魚(yú)類技術(shù)，2006，14（2）：46．

［2］朱彥青，董振旗，程緒建，等 ．基于NIOSⅡ的大規(guī)模矩陣開(kāi)關(guān)的研制與應(yīng)用 ［J］．電子設(shè)計(jì)工程，2011，20：41-43．

［3］于勁松，李行善，徐波 ．自動(dòng)控制測(cè)試系統(tǒng)中的信號(hào)開(kāi)關(guān)設(shè)計(jì) ［J］．測(cè)控技術(shù)，2004，23（8）：62-64．

［4］楊江平，肖文杰 ．自動(dòng)測(cè)試設(shè)備開(kāi)關(guān)矩陣之研究 ［J］．計(jì)算機(jī)測(cè)量與控制，2002，10（2）：78-80．

［5］胡漢才 ．單片機(jī)原理及其接口技術(shù) ［M］．第2版 ．北京：清華大學(xué)出版社，2004．

［6］夏宇聞 ．?dāng)?shù)字系統(tǒng)設(shè)計(jì)-Verilog實(shí)現(xiàn) ［M］．北京：高等教育出版社，2006：164-172．

［7］王金明 ．?dāng)?shù)字系統(tǒng)設(shè)計(jì)與Verilog HDL［M］．第4版 ．北京：電子工業(yè)出版社，2011：250-271．

［8］Haskell R E，Hanna D M．FPGA數(shù)字邏輯設(shè)計(jì)教程-Verilog［M］．鄭利浩譯 ．北京：電子工業(yè)出版社，2010．

［9］任曉東，文博．CPLD／FPGA高級(jí)應(yīng)用開(kāi)發(fā)指南 ［M］．北京：電子工業(yè)出版社，2003．

［10］王道憲．CPLD／FPGA可編程邏輯器件應(yīng)用與開(kāi)發(fā) ［M］．北京：國(guó)防工業(yè)出版社，2004．

［11］周立功．SOPC嵌入式系統(tǒng)基礎(chǔ)教程 ［M］．北京：北京航空航天大學(xué)出版社，2006．