基于NIOS軟核控制的正弦信號(hào)發(fā)生器硬件設(shè)計(jì)

摘 要：高速信號(hào)發(fā)生器是用來(lái)提供測(cè)量所需的各種波形信號(hào)的電子儀器。針對(duì)當(dāng)前市場(chǎng)上流行高性能信號(hào)發(fā)生器價(jià)格昂貴、性價(jià)比低的特點(diǎn)，本設(shè)計(jì)采用FPGA作為核心器件和DDS技術(shù)的高速高精度寬頻正弦信號(hào)發(fā)生裝置，通過(guò)Quartus II軟件和VHDL語(yǔ)言在FPGA上設(shè)計(jì)出基于DDS技術(shù)的IP軟核，并運(yùn)用基于Nios II嵌入式處理器的SOPC技術(shù)實(shí)現(xiàn)對(duì)DDS IP核的控制，用以產(chǎn)生高速高精度寬頻正弦信號(hào)，該信號(hào)發(fā)生器頻率可調(diào)范圍可達(dá)1Hz～40MHz，并且可實(shí)現(xiàn)1Hz的最小步進(jìn)頻率，同時(shí)還具有二進(jìn)制PSK調(diào)制與ASK調(diào)制、調(diào)頻、調(diào)幅等功能。最終實(shí)驗(yàn)表明該正弦信號(hào)發(fā)生器滿足原定技術(shù)指標(biāo)，實(shí)現(xiàn)了高精度寬頻的技術(shù)要求，同時(shí)具有可靠性高、通用性好、集成度高和體積小、成本低等特點(diǎn)，有廣泛的應(yīng)用前景。

關(guān)鍵詞：信號(hào)發(fā)生器；DDS技術(shù)；FPGA；SOPC技術(shù)

1 引言

信號(hào)發(fā)生器是指產(chǎn)生所需參數(shù)的電測(cè)試信號(hào)的儀器，被廣泛應(yīng)用于生產(chǎn)實(shí)踐和科技領(lǐng)域中。信號(hào)發(fā)生器的重要應(yīng)用之一就是實(shí)驗(yàn)并檢測(cè)信號(hào)通信與電子電路等。從上世紀(jì)20年代出現(xiàn)信號(hào)發(fā)生器至今，基于技術(shù)而言，其主要發(fā)展歷程可分為如下幾個(gè)階段，即模擬式信號(hào)發(fā)生器階段、數(shù)字式信號(hào)發(fā)生器階段以及虛擬信號(hào)發(fā)生器階段。本課題來(lái)源于高校數(shù)字電子實(shí)驗(yàn)室數(shù)字信號(hào)源的性能改進(jìn)。針對(duì)實(shí)驗(yàn)教學(xué)要求數(shù)字信號(hào)源具有通用性和普適性的特點(diǎn)，本文設(shè)計(jì)了基于Nios II軟核處理器的正弦信號(hào)發(fā)生裝置，該裝置頻率可調(diào)、頻帶寬、精度滿足實(shí)驗(yàn)需求且價(jià)格低廉便于實(shí)驗(yàn)室大批量采購(gòu)。

2 信號(hào)發(fā)生器設(shè)計(jì)方案

本系統(tǒng)主要實(shí)現(xiàn)調(diào)節(jié)波形信號(hào)頻率、顯示信號(hào)頻率以及控制波形信號(hào)強(qiáng)度等功能。

設(shè)計(jì)方案的優(yōu)點(diǎn)如下：第一、系統(tǒng)設(shè)計(jì)把所需的外圍電路與處理器一同集中于一塊芯片，不必再運(yùn)用專用芯片，這在很大程度上縮小了系統(tǒng)體積，使系統(tǒng)規(guī)模更為簡(jiǎn)單；第二、基于PC機(jī)平臺(tái)算法與C語(yǔ)言程序可以迅速有效地移植于Nios處理器；第三、若外圍電路固定，運(yùn)用更新算法、重新設(shè)計(jì)FPGA的內(nèi)部電路便能在很大程度上提高系統(tǒng)的功能；第四、通過(guò)FPGA使片上可編程系統(tǒng)SOPC得以實(shí)現(xiàn)；第五、具有更靈活、集成度更高等優(yōu)點(diǎn)。

3 硬件設(shè)計(jì)

本文研究中硬件主要牽涉到DDS生成、NiosII核心設(shè)計(jì)、調(diào)制模塊設(shè)計(jì)、I/O設(shè)計(jì)。調(diào)制模塊中包含AM、FM、ASK、PSK等模塊設(shè)計(jì)。

3） ASK設(shè)計(jì)。ASK主要通過(guò)以下兩種方法來(lái)實(shí)現(xiàn)，一是乘法器實(shí)現(xiàn)法，二是鍵控法，本論文通過(guò)鍵控法來(lái)實(shí)現(xiàn)。鍵控法的典型應(yīng)用是通過(guò)電開(kāi)關(guān)鍵來(lái)對(duì)載波振蕩器的輸出進(jìn)行控制，并以此來(lái)實(shí)現(xiàn)。

4） PSK設(shè)計(jì)。通過(guò)數(shù)字信號(hào)來(lái)調(diào)制載波相位叫做相移鍵控，其通過(guò)數(shù)字基帶信號(hào)來(lái)對(duì)載波相位進(jìn)行控制，從而使載波相位出現(xiàn)跳變。

4 仿真測(cè)試與測(cè)試結(jié)果分析

仿真環(huán)境采用Quartus II軟件

4.1 DDS正弦信號(hào)測(cè)試與測(cè)試結(jié)果分析

4.2 調(diào)制信號(hào)測(cè)試與測(cè)試結(jié)果分析

調(diào)出幅度為6V、頻率為1KHz的正弦波；在調(diào)好載波頻率，假設(shè)頻率為10MHz，掃描時(shí)間設(shè)為：50ms；調(diào)幅循環(huán)調(diào)制（調(diào)制度Ma在10%～100%之間變化）；圖4-5是測(cè)試后截取到的AM波形。

應(yīng)通過(guò)頻譜分析儀來(lái)對(duì)FM調(diào)制信號(hào)進(jìn)行測(cè)試，測(cè)試所得的1MHz模擬調(diào)頻信號(hào)載波，10KHz頻偏的頻譜圖如圖4-6所示。

4.3 性能分析討論

5 結(jié)論

基于FPGA的正弦信號(hào)發(fā)生器是目前的主流形勢(shì)。本文通過(guò)模塊化設(shè)計(jì)硬件，通過(guò)VHDL語(yǔ)言對(duì)形成正弦信號(hào)的DDS進(jìn)行了設(shè)計(jì)，并把其封裝為IP核；通過(guò)基于NiosII嵌入式處理器的SOPC技術(shù)來(lái)控制DDS IP核。在該平臺(tái)上基本實(shí)現(xiàn)了預(yù)期目標(biāo)，所設(shè)計(jì)的系統(tǒng)可輸出正弦信號(hào)的頻率為1Hz～40MHz、最小步進(jìn)頻率為1Hz；另外還可具有調(diào)頻與調(diào)幅功能、二進(jìn)制PSK功能以及二進(jìn)制ASK調(diào)制功能等。

參考文獻(xiàn)

[1]褚振勇，齊亮，田紅心，高楷娟.FPGA設(shè)計(jì)與應(yīng)用[M]，西安：西安電子科技大學(xué)出版社，2006.

[2]赫建國(guó)， 倪德克. 基于 NiosII 內(nèi)核的 FPGA 電路系統(tǒng)設(shè)計(jì)[M]. 北京： 電子工業(yè)出版社， 2010： 72-73.

[3]郭書(shū)軍， 謝定華. 基于SOPC的DDS信號(hào)源的實(shí)現(xiàn)[J]. 電視技術(shù)， 2005（5）：69-71.

[4]PACS-L： The public-access compter system[EB/OL]. Beijing. China：baidu，1999[2011-01-06]. http：//baike.baidu.com/view/3079212.htm

[5]周立功. SOPC 嵌入式系統(tǒng)實(shí)驗(yàn)教程（一） [M]. 北京： 北京航空航天大學(xué)出版社， 2006： 76-77.

[6]李金晶，蔡雪君，劉杰.基于軟核Nios的寬譜正弦信號(hào)發(fā)生器設(shè)計(jì)[J]，大學(xué)生競(jìng)賽論文.P1-20.

作者簡(jiǎn)介：潘曉峰（1982-），男，碩士，主要研究領(lǐng)域?yàn)樽詣?dòng)化控制。