Achronix：22nm設計成本有時會被高估

記者：你們的FPGA成本只是競爭對手的一半，是什么原因？

答：我們在FPGA中集成了高帶寬和連接通信技術硬核IP。使用硬核IP的客戶將可以節省一部分FPGA資源，否則該部分資源必須用來實現通信協議功能。這意味著在用以實現這些高帶寬功能的Speedster22i器件中，其芯片面積要大大小于一片可完成相同功能的等量競爭對手的器件。因此，Speedster22i器件可以實現功率和成本均減半。

我們還可以通過在Speedster22i FPGA開發中使用來自于英特爾的硬核IP來降低設計成本。

記者：22nm等新工藝的設計費用很高，例如掩膜費用很高？

答：新工藝的開發費用會更高， 但是， 它也常常被高估。掩膜費用是開發FPGA時的一種正常成本，相對于巨大而高利潤的FPGA市場，掩膜是相對很小的一種成本。

Achronix器件中的硬核IP給我們的目標應用帶來顯著的價值。我們潛在的商業機會遠遠大于22nm和未來工藝的盈虧平衡點。